集成電路版圖設(shè)計(jì)

內(nèi)容概要

《集成電路版圖設(shè)計(jì)》主要介紹集成電路版圖設(shè)計(jì)，主要內(nèi)容包括半導(dǎo)體器件和集成電路工藝的基本知識(shí)，集成電路常用器件的版圖設(shè)計(jì)方法，流行版圖設(shè)計(jì)軟件的使用方法，版圖驗(yàn)證的流程，以及集成電路版圖實(shí)例等。
《集成電路版圖設(shè)計(jì)》適合作為高等學(xué)校微電子技術(shù)專業(yè)和集成電路設(shè)計(jì)專業(yè)版圖設(shè)計(jì)課程的教材，也可作為集成電路版圖設(shè)計(jì)者的參考書。
本書由陸學(xué)斌主編。

書籍目錄

第1章  半導(dǎo)體器件理論基礎(chǔ)
  1.1  半導(dǎo)體的電學(xué)特性
    1.1.1  品格結(jié)構(gòu)與能帶
    1.1.2  電子與空穴
    1.1.3  半導(dǎo)體中的雜質(zhì)
    1.1.4  半導(dǎo)體的導(dǎo)電性
  1.2  PN結(jié)的結(jié)構(gòu)與特性
    1.2.1  PN結(jié)的結(jié)構(gòu)
    1.2.2  PN結(jié)的電壓電流特性
    1.2.3  PN結(jié)的電容
  1.3  MOS場(chǎng)效應(yīng)晶體管
    1.3.1  MOS場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)與工作原理
    1.3.2  MOS管的電流電壓特性
    1.3.3  MOS管的電容
  1.4  雙極型晶體管
    1.4.1  雙極型晶體管的結(jié)構(gòu)與工作原理
    1.4.2  雙極型晶體管的電流傳輸
    1.4.3  雙極型晶體管的基本性能參數(shù)
    本章小結(jié)
第2章  集成電路制造工藝
  2.1  硅片制備
    2.1.1  單晶硅制備
    2.1.2  硅片的分類
  2.2  外延工藝
    2.2.1  概述
    2.2.2  外延工藝的分類與用途
  2.3  氧化工藝
    2.3.1  二氧化硅薄膜概述
    2.3.2  硅的熱氧化
  2.4  摻雜工藝
    2.4.1  擴(kuò)散
    2.4.2  離子注入
  2.5  薄膜制備工藝
    2.5.1  化學(xué)氣相淀積
    2.5.2  物理氣相淀積
  2.6  光刻技術(shù)
    2.6.1  光刻工藝流程
    2.6.2  光刻膠
  2.7  刻蝕工藝
  2.8  CMOS集成電路基本工藝流程
    本章小結(jié)
第3章  操作系統(tǒng)與Cadence軟件
  3.1  UNIX操作系統(tǒng)
    3.1.1  UNIX操作系統(tǒng)簡(jiǎn)介
    3.1.2  UNIX常用操作
    3.1.3  UNIX文件系統(tǒng)
    3.1.4  UNIX文件系統(tǒng)常用工具
  3.2  Linux操作系統(tǒng)
  3.3  虛擬機(jī)
  3.4  Cadence軟件
    3.4.1  Cadence軟件概述
    3.4.2  電路圖的建立
    3.4.3  版圖設(shè)計(jì)規(guī)則
    3.4.4  版圖編輯大師
    3.4.5  版圖的建立與編輯
    3.4.6  版圖驗(yàn)證
    3.4.7  Dracula DRC
    3.4.8  Dracula LVS
    本章小結(jié)
第4章  電阻
  4.1  概述
  4.2  電阻率和方塊電阻
  4.3  電阻的分類與版圖
    4.3.1  多晶硅電阻
    4.3.2  阱電阻
    4.3.3  有源區(qū)電阻
    4.3.4  金屬電阻
  4.4  電阻設(shè)計(jì)依據(jù)
    4.4.1  電阻變化
    4.4.2  實(shí)際電阻分析
    4.4.3  電阻設(shè)計(jì)依據(jù)
  4.5  電阻匹配規(guī)則
    本章小結(jié)
第5章  電容和電感
  5.1  電容
    5.1.1  概述
    5.1.2  電容的分類
    5.1.3  電容的寄生效應(yīng)
    5.1.4  電容匹配規(guī)則
  5.2  電感
    5.2.1  概述
    5.2.2  電感的分類
    5.2.3  電感的寄生效應(yīng)
    5.2.4  電感設(shè)計(jì)準(zhǔn)則
    本章小結(jié)
第6章  二極管與外圍器件
  6.1  二極管
    6.1.1  二極管的分類
    6.1.2  ESD保護(hù)
    6.1.3  二極管匹配規(guī)則
  6.2  外圍器件
    6.2.1  壓焊塊(PAD)
    6.2.2  連線
    本章小結(jié)
第7章  雙極型晶體管
  7.1  概述
  7.2  發(fā)射極電流集邊效應(yīng)
  7.3  雙極型晶體管的分類與版圖
    7.3.1  標(biāo)準(zhǔn)雙極型工藝NPN管
    7.3.2  標(biāo)準(zhǔn)雙極型工藝襯底PNP管
    7.3.3  標(biāo)準(zhǔn)雙極型工藝橫向PNP管
    7.3.4  BiCMOS工藝晶體管
  7.4  雙極型晶體管版圖匹配規(guī)則
    7.4.1  雙極型晶體管版圖基本設(shè)計(jì)規(guī)則
    7.4.2  縱向晶體管設(shè)計(jì)規(guī)則
    7.4.3  橫向晶體管設(shè)計(jì)規(guī)則
    本章小結(jié)
第8章  MOS場(chǎng)效應(yīng)晶體管
  8.1  概述
  8.2  MOS管的版圖
  8.3  MOS晶體管版圖設(shè)計(jì)技巧
    8.3.1  源漏共用
    8.3.2  特殊尺寸MOS管
    8.3.3  襯底連接與阱連接
    8.3.4  天線效應(yīng)
  8.4  棍棒圖
  8.5  MOS管的匹配規(guī)則
    本章小結(jié)
第9章  集成電路版圖設(shè)計(jì)實(shí)例
  9.1  常用版圖設(shè)計(jì)技巧
  9.2  數(shù)字版圖設(shè)計(jì)實(shí)例
    9.2.1  反相器
    9.2.2  與非門和或非門
    9.2.3  傳輸門
    9.2.4  三態(tài)反相器
    9.2.5  多路選擇器
    9.2.6  D觸發(fā)器
    9.2.7  二分頻器
    9.2.8  一位全加器
  9.3  版圖設(shè)計(jì)前注意事項(xiàng)
  9.4  版圖設(shè)計(jì)中注意事項(xiàng)
  9.5  靜電保護(hù)電路版圖設(shè)計(jì)實(shí)例
    9.5.1  輸入輸出PAD靜電保護(hù)
    9.5.2  限流電阻的畫法
    9.5.3  電源靜電保護(hù)
    9.5.4  二級(jí)保護(hù)
  9.6  運(yùn)算放大器版圖設(shè)計(jì)實(shí)例
    9.6.1  運(yùn)放組件布局
    9.6.2  輸入差分對(duì)版圖設(shè)計(jì)
    9.6.3  偏置電流源版圖設(shè)計(jì)
    9.6.4  有源負(fù)載管版圖設(shè)計(jì)
    9.6.5  運(yùn)算放大器總體版圖
  9.7  帶隙基準(zhǔn)源版圖設(shè)計(jì)實(shí)例
    9.7.1  寄生PNP雙極型晶體管版圖設(shè)計(jì)
    9.7.2  對(duì)稱電阻版圖設(shè)計(jì)
    9.7.3  帶隙基準(zhǔn)源總體版圖
  9.8  芯片總體設(shè)計(jì)
    9.8.1  噪聲考慮
    9.8.2  布局
    本章小結(jié)
參考文獻(xiàn)

章節(jié)摘錄

　　3.4.6 版圖驗(yàn)證　　版圖驗(yàn)證指的是利用專門的軟件工具，對(duì)版圖進(jìn)行幾個(gè)項(xiàng)目的驗(yàn)證，主要包括版圖設(shè)計(jì)是否符合設(shè)計(jì)規(guī)則、版圖和電路圖是否一致、版圖中是否存在多余器件以及版圖是否存在斷路、短路或懸空節(jié)點(diǎn)等。版圖驗(yàn)證是版圖設(shè)計(jì)中必不可少的一個(gè)環(huán)節(jié)，只有經(jīng)過(guò)版圖驗(yàn)證檢查的版圖才可以被送到芯片廠商去加工制作?！　〖呻娐钒鎴D驗(yàn)證主要包括5項(xiàng)內(nèi)容。　?。?）設(shè)計(jì)規(guī)則檢查（Design Rule Check，DRC）。設(shè)計(jì)規(guī)則是集成電路版圖版圖各種幾何圖形尺寸的規(guī)范，DRC就是按照某個(gè)工藝的設(shè)計(jì)規(guī)則檢查版圖中的圖形是否滿足最小寬度、最小間距、最小包圍和最小延伸等要求。DRC可以確保設(shè)計(jì)的版圖沒(méi)有違反設(shè)計(jì)規(guī)則，能夠被集成電路工藝所制作。DRC非常重要，已經(jīng)成為版圖驗(yàn)證必做的項(xiàng)目?！　。?）電學(xué)規(guī)則檢查（Electric Rule Check，ERC）。ERC主要檢查版圖是否存在短路、斷路和懸空節(jié)點(diǎn)等錯(cuò)誤，以及錯(cuò)誤的注入類型、錯(cuò)誤的襯底偏置和錯(cuò)誤的電源（地）等。ERC一般在進(jìn)行DRC時(shí)同時(shí)完成，并不需要單獨(dú)運(yùn)行?！　。?）電路圖一版圖一致性檢查（Layout Versus Schematic，LVS）。LVS是把設(shè)計(jì)的電路圖和版圖進(jìn)行對(duì)比，要求二者達(dá)到一致（匹配）。LVS通常在DRC檢查無(wú)誤后進(jìn)行，它是版圖驗(yàn)證另一個(gè)必做的項(xiàng)目?！　。?）版圖寄生參數(shù)提取（Layout Parasitic Extraction，LPE）。LPE是根據(jù)版圖的具體尺寸來(lái)計(jì)算和提取節(jié)點(diǎn)的寄生電容等參數(shù)。雖然LPE不是版圖驗(yàn)證必做的項(xiàng)目，但是在某些集成電路設(shè)計(jì)中，為了更精確地分析版圖的性能，可以進(jìn)行LPE，并在此基礎(chǔ)上對(duì)設(shè)計(jì)的電路重新進(jìn)行仿真?！　。?）寄生電阻提?。≒arasitic Resistance Extraction，PRE）。PRE專門提取版圖中的寄生電阻，是LPE的補(bǔ)充。PRE和LPE相互配合，能在版圖上提取完整的寄生參數(shù)，從而更加精確地反映版圖的性能?！　∮肰irtuoso Layout Editor編輯生成的版圖是否符合設(shè)計(jì)規(guī)則和電學(xué)規(guī)則，其功能是否正確，必須通過(guò)版圖驗(yàn)證系統(tǒng)來(lái)驗(yàn)證。Cadence提供的版圖驗(yàn)證系統(tǒng)有Dracula和Diva。兩者的主要區(qū)別為Diva是在線驗(yàn)證工具，嵌入在Cadence的主體框架之中，可直接點(diǎn)擊版圖編輯大師上的菜單來(lái)啟動(dòng)，使用較方便，但功能較Dracula稍有遜色；Dracula為獨(dú)立的版圖驗(yàn)證系統(tǒng)，可以進(jìn)行DRC、ERC、LVS、LPE和PRE，其運(yùn)算速度快，功能強(qiáng)大，能驗(yàn)證和提取較大的電路，已經(jīng)成為事實(shí)上的標(biāo)準(zhǔn)，本書中的版圖驗(yàn)證（DRC和LVS）都是利用Dracula工具完成的?！　　?/pre>




編輯推薦
　　《21世紀(jì)全國(guó)本科院校電氣信息類創(chuàng)新型應(yīng)用人才培養(yǎng)規(guī)劃教材：集成電路版圖設(shè)計(jì)》主要特點(diǎn)：原理結(jié)合基本設(shè)計(jì)方法，帶您輕松步入集成電路的世界；理論結(jié)合工藝實(shí)踐經(jīng)驗(yàn)，使您完美理解版圖設(shè)計(jì)的真諦；知識(shí)要點(diǎn)和提醒星羅棋布；設(shè)計(jì)規(guī)則及經(jīng)驗(yàn)錦上添花。





圖書封面






評(píng)論、評(píng)分、閱讀與下載



還沒(méi)讀過(guò)(10)
勉強(qiáng)可看(738)
一般般(126)
內(nèi)容豐富(5226)
強(qiáng)力推薦(428)


 


    集成電路版圖設(shè)計(jì) PDF格式下載