數(shù)字電路基礎(chǔ)與實(shí)驗(yàn)實(shí)訓(xùn)

內(nèi)容概要

　　《全國高等院校計(jì)算機(jī)職業(yè)技能應(yīng)用規(guī)劃教材：數(shù)字電路基礎(chǔ)與實(shí)驗(yàn)實(shí)訓(xùn)》根據(jù)培養(yǎng)技術(shù)應(yīng)用型人才的特點(diǎn)編寫，重點(diǎn)突出了教材的實(shí)用性，強(qiáng)調(diào)應(yīng)用技術(shù)能力的培養(yǎng)。主要內(nèi)容包括數(shù)字邏輯電路基礎(chǔ)知識、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、A-D與D-A轉(zhuǎn)換、半導(dǎo)體存儲器和可編程邏輯器件，同時(shí)介紹了常用儀器的使用方法、電路故障的診斷技術(shù)和安全用電常識，安排了9個(gè)實(shí)驗(yàn)項(xiàng)目和4個(gè)實(shí)訓(xùn)項(xiàng)目的能力訓(xùn)練內(nèi)容?！　　度珖叩仍盒Ｓ?jì)算機(jī)職業(yè)技能應(yīng)用規(guī)劃教材：數(shù)字電路基礎(chǔ)與實(shí)驗(yàn)實(shí)訓(xùn)》可作為高校電子信息、計(jì)算機(jī)、通信技術(shù)、自動控制、機(jī)電等專業(yè)用，也可供對數(shù)字電了技術(shù)感興趣的人員和相關(guān)技術(shù)人員參考。

書籍目錄

第1章 數(shù)字邏輯電路基礎(chǔ)知識 1.1 數(shù)制與編碼 1.1.1 數(shù)制 1.1.2 數(shù)在計(jì)算機(jī)中的表示方法  1.1.3 計(jì)算機(jī)中的編碼 1.2 邏輯代數(shù)基礎(chǔ) 1.2.1 邏輯變量  1.2.2 邏輯代數(shù)中的三種基本運(yùn)算 1.2.3 復(fù)合邏輯運(yùn)算 1.2.4 基本公式和定律 1.2.5 若干常用公式 1.2.6 邏輯代數(shù)的三個(gè)規(guī)則 1.3 邏輯函數(shù)及其表示方法 1.3.1 邏輯函數(shù) 1.3.2 邏輯函數(shù)的表示方法 1.3.3 邏輯函數(shù)表示方法的相互轉(zhuǎn)換 1.4 邏輯函數(shù)的化簡法 1.4.1 最小項(xiàng) 1.4.2 邏輯函數(shù)的公式化簡法 1.4.3 邏輯函數(shù)的卡諾圖化簡法 1.4.4 具有無關(guān)項(xiàng)的邏輯函數(shù)化簡 習(xí)題1  第2章 邏輯門電路 2.1 常用二極管 2.1.1 半導(dǎo)體基本知識  2.1.2 半導(dǎo)體的導(dǎo)電作用 2.1.3 PN結(jié)和二極管 2.1.4 穩(wěn)壓二極管 2.1.5 發(fā)光二極管（LED） 2.2 三極管 2.2.1 三極管的結(jié)構(gòu)與符號 2.2.2 三極管的放大作用 2.2.3 三極管的特性曲線 2.3 場效應(yīng)管 2.3.1 N溝道增強(qiáng)型MOS管 2.3.2 N溝道耗盡型MOS管 2.4 二極管和三極管的開關(guān)特性 2.4.1 二極管的開關(guān)特性 2.4.2 雙極性三極管的開關(guān)特性 2.4.3 MOS管的開關(guān)特性 2.5 邏輯門電路 2.5.1 基本邏輯門電路 2.5.2 常用的邏輯電平 2.5.3 TTL門電路 習(xí)題2  第3章 組合邏輯電路 3.1 組合邏輯電路的分析與設(shè)計(jì) 3.1.1 組合邏輯電路的分析 3.1.2 組合邏輯電路的設(shè)計(jì) 3.2 常見組合邏輯電路 3.2.1 編碼器 3.2.2 譯碼器 3.2.3 加法器 3.2.4 數(shù)值比較器 3.2.5 數(shù)據(jù)選擇器 習(xí)題3  第4章 觸發(fā)器 4.1 觸發(fā)器概述 4.2 基本RS觸發(fā)器 4.3 同步RS觸發(fā)器 4.4 主從觸發(fā)器 4.4.1 主從JK觸發(fā)器 4.4.2 D觸發(fā)器 4.4.3 T和T’觸發(fā)器 4.5 不同邏輯功能觸發(fā)器之間的轉(zhuǎn)換 4.5.1 JK觸發(fā)器轉(zhuǎn)換為其他邏輯功能觸發(fā)器 4.5.2 D觸發(fā)器轉(zhuǎn)換為其他邏輯功能觸發(fā)器 習(xí)題4  第5章 時(shí)序邏輯電路 5.1 時(shí)序邏輯電路分析 5.1.1 時(shí)序邏輯電路的特點(diǎn) 5.1.2 同步時(shí)序邏輯電路分析 5.2 時(shí)序邏輯電路的應(yīng)用 5.2.1 寄存器 5.2.2 計(jì)數(shù)器 習(xí)題5  第6章 ?！獢?shù)與數(shù)—模轉(zhuǎn)換 6.1 模一數(shù)轉(zhuǎn)換器 6.1.1 A—D轉(zhuǎn)換器的基本原理 6.1.2 A—D轉(zhuǎn)換器芯片ADC0809 6.1.3 A—D轉(zhuǎn)換器的主要性能指標(biāo) 6.2 數(shù)一模轉(zhuǎn)換器 6.2.1 全電阻網(wǎng)絡(luò)D—A轉(zhuǎn)換原理 6.2.2 D—A轉(zhuǎn)換器芯片DAC0808 6.2.3 D—A轉(zhuǎn)換器的主要性能指標(biāo) 習(xí)題6 第7章 半導(dǎo)體存儲器和可編程邏輯器件 7.1 隨機(jī)存取存儲器（RAM）  7.1.1 RAM的一般結(jié)構(gòu)和讀／寫過程 7.1.2 RAM中的存儲單元 7.1.3 SRAM存儲容量的擴(kuò)展 7.2 只讀存儲器（ROM）  7.2.1 ROM的結(jié)構(gòu) 7.2.2 ROM的種類 7.3 可編程邏輯器件 7.3.1 可編程邏輯器件簡介 7.3.2 可編程邏輯器件的基本結(jié)構(gòu) 7.3.3 可編程邏輯器件的分類和特點(diǎn) 7.4 FPGA系統(tǒng)設(shè)計(jì)概述 7.4.1 PLD編程語言HDL 7.4.2 PLD設(shè)計(jì)開發(fā)軟件 7.4.3 程序的寫入 習(xí)題7 第8章 數(shù)字電路實(shí)驗(yàn)實(shí)訓(xùn)基礎(chǔ)知識 8.1 項(xiàng)目實(shí)驗(yàn)實(shí)訓(xùn)要求 8.2 邏輯電路圖的三種形式 8.3 集成電路芯片簡介 8.3.1 TTL集成電路使用規(guī)則 8.3.2 CMOS集成電路使用規(guī)則  8.4 儀器、設(shè)備安全使用注意事項(xiàng) 8.5 常用儀器儀表的使用 8.5.1 示波器的使用 8.5.2 數(shù)字萬用表的使用 8.6 數(shù)字電路實(shí)驗(yàn)裝置的檢查 8.7 數(shù)字電路的安裝技術(shù) 8.8 數(shù)字電路的調(diào)試技術(shù) 8.9 數(shù)字電路測試及故障查找、排除  8.10 安全用電知識 8.10.1 電流對人體的作用 8.10.2 觸電急救 8.10.3 保護(hù)接地和保護(hù)接零  第9章 數(shù)字電路實(shí)驗(yàn) 第10章 數(shù)字電路實(shí)訓(xùn) 附錄A 常用集成電路引腳圖 附錄B 國標(biāo)集成電路的型號命名方法 附錄C 部分習(xí)題參考答案 參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：   插圖：   7.3.3 可編程邏輯器件的分類和特點(diǎn) 在實(shí)際應(yīng)用中，PLD可根據(jù)其結(jié)構(gòu)、集成度以及編程方法進(jìn)行分類。 1.根據(jù)與陣列和或陣列是否可編程分類 （1）與陣列固定、或陣列可編程的PLD。PLD最早的產(chǎn)品，20世紀(jì)70年代初期出現(xiàn)的PROM就是采用這種形式?，F(xiàn)在市場上供應(yīng)的PROM的最高密度達(dá)一個(gè)芯片200萬位以上。 優(yōu)點(diǎn)：能夠較方便地實(shí)現(xiàn)多輸入多輸出組合函數(shù)，可以實(shí)現(xiàn)任何組合邏輯功能，而且由于它以最小項(xiàng)為基礎(chǔ)，因此在設(shè)計(jì)中無須對函數(shù)化簡。對于每一種可能的輸入組合，就相應(yīng)得到一組可以獨(dú)立編程的輸出，大大擴(kuò)展了可編程邏輯的思想，減少了輸入變量的引腳數(shù)，并能與TTL電路兼容。 缺點(diǎn)：輸入增加時(shí)，它的與陣列輸出（即乘積項(xiàng)）個(gè)數(shù)以2的級數(shù)增加，這樣可導(dǎo)致與乘積項(xiàng)成正比的芯片面積、成本和開關(guān)延時(shí)相應(yīng)迅速增加，從而速度變慢；大多數(shù)邏輯函數(shù)并不需要使用輸入的全部可能組合，這是因?yàn)槠渲性S多組合是無效的或不可能出現(xiàn)的，使得芯片利用率較低。 （2）與陣列和或陣列均可編程的PLD。此類PLD 的與陣列采用部分譯碼方式，通過編程產(chǎn)生函數(shù)所需的乘積項(xiàng)，乘積項(xiàng)不一定是全部n個(gè)輸入的組合。它的或陣列可編程，并通過選擇所需要的乘積項(xiàng)相或，在輸出端產(chǎn)生乘積項(xiàng)之和的函數(shù)。20世紀(jì)70年代中期出現(xiàn)的現(xiàn)場可編程邏輯陣列器件（Field Programmable Logic Array，F(xiàn)PLA）采用了這種結(jié)構(gòu)。 與PROM相比，它的優(yōu)點(diǎn)在于陣列較小，使用靈活，速度快。雙重可編程陣列使設(shè)計(jì)者可以控制器件的全部功能，既使設(shè)計(jì)變得容易，同時(shí)又有效地提高了芯片的利用率，縮小了系統(tǒng)體積。 它的缺點(diǎn)是制造工藝復(fù)雜，編程缺少高質(zhì)量的支撐軟件和編程工具，且價(jià)格較高，因而使用不廣泛。 （3）與陣列可編程或陣列固定的PLD。在此類PLD中，與陣列可編程，或陣列是固定的。每個(gè)輸出是若干乘積項(xiàng)之和，其中乘積項(xiàng)的數(shù)目是固定的。這種結(jié)構(gòu)不僅能實(shí)現(xiàn)大多數(shù)邏輯功能，而且提供了最高的性能和速度，是PLD目前發(fā)展的主流。 2.按集成度分類 隨著集成工藝的發(fā)展，PLD的集成規(guī)模越來越大，集成度從幾百門每片發(fā)展到幾千門每片，甚至幾百萬門每片。據(jù)此，PLD可分為低密度可編程邏輯器件（Low Densitv PLDLDPLD）和高密度可編程邏輯器件（High Density PLD，HDPLD）兩大類。 （1）LDPLD。LDPLD通常指集成度小于1000門每片的PLD。從20世紀(jì)70年代初期至80年代中期產(chǎn)生的PLD，如PROM、PLA、PAL和GAL均屬于此類。與中小規(guī)模集成電路相比，它有集成度高、速度快、設(shè)計(jì)靈活方便、設(shè)計(jì)周期短等優(yōu)點(diǎn)，因此得到廣泛應(yīng)用。但隨著科學(xué)技術(shù)的發(fā)展，由于集成密度低，它已很難滿足大規(guī)模以及超大規(guī)模專用集成電路（ASIC）在規(guī)模和性能上的要求。

編輯推薦

《全國高等院校計(jì)算機(jī)職業(yè)技能應(yīng)用規(guī)劃教材:數(shù)字電路基礎(chǔ)與實(shí)驗(yàn)實(shí)訓(xùn)》可作為高校電子信息、計(jì)算機(jī)、通信技術(shù)、自動控制、機(jī)電等專業(yè)的教材使用，也可供對數(shù)字電子技術(shù)感興趣的人員和相關(guān)技術(shù)人員參考。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路基礎(chǔ)與實(shí)驗(yàn)實(shí)訓(xùn) PDF格式下載

---