Cortex-M3可編程片上系統(tǒng)原理及應用

前言

ARMCortex-M處理器是一系列可向上兼容的高能效、易于使用的處理器，這些處理器旨在幫助開發(fā)人員滿足嵌入式應用的需要，主要包括以更低的成本提供更多功能、不斷增加連接、改善代碼重用和提高能效。 ARMCortex-M處理器已成為全球微控制器標準，許可給40個以上的ARM合作伙伴。Cypress公司將ARM的Cortex-M3處理器集成在其PSoC5器件內，為客戶提供了基于ARM處理器的單片系統(tǒng)解決方案，這種解決方案提高了設計的可能性，縮短了系統(tǒng)設計周期，降低了設計成本，極大地滿足了市場對產品競爭力的要求。通過Cortex-M3強大的處理能力，充分發(fā)揮PSoC器件內的數(shù)模混合陣列的性能。 何賓老師的《Cortex-M3可編程片上系統(tǒng)原理及應用》通過對PSoC5器件相關內容的詳細介紹，系統(tǒng)介紹了Cortex-M3CPU處理器的結構、Cortex-M3CPU處理器的指令集、Cortex-M3編程和調試接口、Cortex-M3和外設的接口以及基于Cortex-M3的C-OSⅢ操作系統(tǒng)等內容，并且通過相關的設計實例，介紹了基于ARMCortex-M3CPU的嵌入式系統(tǒng)的開發(fā)流程。 相信該書的出版，會對國內從事Cortex-M系統(tǒng)處理器應用的廣大讀者有所借鑒，并且通過PSoC5這一單片系統(tǒng)設計平臺，熟練地掌握基于Cortex-M3的嵌入式系統(tǒng)的設計流程和實現(xiàn)方法。 ARM中國區(qū)大學計劃經理時昕 2012年7月。

內容概要

　　《Cortex-M3可編程片上系統(tǒng)原理及應用》系統(tǒng)化、模塊化地介紹了Cypress公司的PSoC5內所集成的ARMCortex-M3CPU硬核處理器結構及指令集、PSoC5內各個功能單元的結構以及基于PSoCCreator
2．0軟件的片上系統(tǒng)的設計流程。主要內容包括：PSoC設計導論，PSoC5 CPU及存儲子系統(tǒng)，PSoC5
CPU指令系統(tǒng)，PSoC5公共資源，PSoC編程和調試接口功能，基于PSoCCreator的程序設計，定時器、計數(shù)器和PWM模塊，LCD顯示驅動模塊，F(xiàn)C總線模塊，USB總線模塊，通用數(shù)字塊UDB，模擬前端模塊，ADC和DAC模塊，電容感應模塊，數(shù)字濾波器模塊和uC-OS／Ⅲ操作系統(tǒng)。本書可作為從事Cypress可編程片上系統(tǒng)設計的設計人員的參考用書，也可作為大學本科生和研究生教材，同時也可作為Cypress公司相關內容的培訓教材。為方便讀者學習，本書附贈光盤，包含書中源程序和教學課件。

書籍目錄

第1章 PSoC設計導論
1.1 微控制器基礎
1.1.1 微控制器的涵義
1.1.2 微控制器編程語言
1.2 可編程片上系統(tǒng)PSoC概述
1.2.1 PSoC發(fā)展概述
1.2.2 PSoC設計方法
1.3 PSoC5設計流程
1.3.1 硬件設計流程
1.3.2 軟件設計流程
1.4 PSoC5的結構及功能
1.4.1 PSoC5系統(tǒng)結構概述
1.4.2 數(shù)字子系統(tǒng)結構及功能
1.4.3 模擬子系統(tǒng)結構及功能
1.4.4 輸入/輸出引腳功能
1.5 PSoC5器件概述
1.5.1 PSoC5引腳分布
1.5.2 PSoC5器件分類和資源
第2章 PSoC5 CPU及存儲子系統(tǒng)
2.1 Cortex-M3內核結構概述
2.1.1 Cortex-M3內核結構特性
2.1.2 流水線結構
2.1.3 寄存器
2.1.4 操作模式
2.1.5 SysTick定時器
2.1.6 存儲器空間映射
2.1.7 異常及處理
2.2 嵌套向量中斷控制器
2.2.1 中斷控制器的特性
2.2.2 中斷使能
2.2.3 中斷優(yōu)先級
2.2.4 電平/脈沖中斷
2.2.5 中斷的執(zhí)行
2.2.6 PSoC5中斷特性
2.2.7 中斷控制器和功耗模式
2.3 高速緩存控制器
2.4 PHUB和DMA控制器
2.4.1 PHUB
2.4.2 DMA控制器
2.4.3 訪問DMAC
2.4.4 DMAC傳輸模式
2.4.5 PHUB和DMAC寄存器列表
2.5 PSoC5存儲器系統(tǒng)
2.5.1 SRAM存儲器結構及功能
2.5.2 非易失性鎖存器結構及功能
2.5.3 Flash程序存儲器結構及功能
2.5.4 EEPROM存儲器結構及功能
第3章 PSoC5 CPU指令系統(tǒng)
3.1 Cortex-M3指令尋址模式
3.2 Cortex-M3 CPU指令集
3.2.1 Cortex-M3指令集概述
3.2.2 CMSIS函數(shù)
3.2.3 存儲器訪問指令
3.2.4 通用數(shù)據(jù)處理指令
3.2.5 乘法和除法指令
3.2.6 飽和指令
3.2.7 比特位操作指令
3.2.8 分支和控制指令
3.2.9 雜項操作指令
3.3 Cortex-M3 匯編語言編程模型
第4章 PSoC5公共資源
4.1 時鐘管理
4.1.1 內部振蕩器
4.1.2 外部振蕩器
4.1.3 DSI時鐘
4.1.4 相位鎖相環(huán)
4.1.5 USB時鐘
4.2 電源管理
4.2.1 電源模式
4.2.2 電源監(jiān)控
4.3 看門狗定時器
4.4 復位
4.4.1 復位模塊功能介紹
4.4.2 復位源
4.5 I/O系統(tǒng)和布線資源
4.5.1 I/O系統(tǒng)特性
4.5.2 I/O驅動模式
4.5.3 DSI控制數(shù)字I/O
4.5.4 模擬I/O引腳
4.5.5 LCD驅動引腳
4.5.6 電容感應觸摸引腳
4.5.7 SIO功能和特性
4.5.8 上電時I/O配置
4.5.9 過電壓容限
4.5.10 端口中斷控制器單元
第5章 PSoC編程和調試接口功能
5.1 測試控制器
5.1.1 測試控制器結構
5.1.2 SWD接口規(guī)范
5.1.3 PSoC5 SWD的特性
5.2 Cortex-M3調試和跟蹤
5.2.1 內核調試
5.2.2 系統(tǒng)調試
5.3 非易失性存儲器編程
第6章 基于PSoC Creator的程序設計
6.1 PSoC Creator軟件功能
6.2 匯編語言GPIO控制程序的設計
6.2.1 創(chuàng)建和配置工程
6.2.2 查看和設置公共資源
6.2.3 編寫GPIO匯編語言控制程序
6.3 C語言GPIO控制程序的設計
6.3.1 使用C語言指針對GPIO端口控制
6.3.2 調用API函數(shù)對GPIO端口控制
6.3.3 PSoC5的SRAM內函數(shù)定位
6.4 中斷服務程序的設計
6.4.1 創(chuàng)建和配置工程
6.4.2 添加IP核資源到設計
6.4.3 IP核參數(shù)配置和連接
6.4.4 中斷服務程序的設計
6.4.5 下載并調試工程
第7章 定時器、計數(shù)器和PWM模塊
7.1 定時器模塊特性
7.2 定時器模塊結構
7.2.1 時鐘選擇
7.2.2 使能/禁止模塊
7.2.3 輸入信號特性
7.2.4 操作模式
7.2.5 中斷使能
7.2.6 寄存器列表
7.3 PWM控制LED顯示的實現(xiàn)
7.3.1 創(chuàng)建和配置工程
7.3.2 編寫軟件程序
7.3.3 編程及調試
第8章 LCD顯示驅動模塊
8.1 LCD的工作原理
8.1.1 LCD物理結構
8.1.2 LCD液晶分類
8.2 LCD驅動特性
8.3 LCD驅動系統(tǒng)
8.4 LCD功能描述
8.4.1 LCD DAC
8.4.2 LCD配置選項
8.4.3 LCD驅動模塊
8.4.4 UDB
8.4.5 DMA
8.5 段式LCD顯示的實現(xiàn)
8.5.1 段式LCD的功能
8.5.2 段式LCD的參數(shù)配置
8.5.3 編寫軟件程序
8.5.4 編程及調試
第9章 I2C總線模塊
9.1 I2C總線模塊概述
9.2 I2C總線實現(xiàn)原理
9.2.1 I2C總線模塊結構
9.2.2 典型的I2C數(shù)據(jù)傳輸
9.2.3 I2C總線寄存器及操作
9.3 I2C總線操作模式
9.3.1 從模式
9.3.2 主模式
9.3.3 多主模式
9.4 I2C模塊通信的實現(xiàn)
9.4.1 系統(tǒng)實現(xiàn)原理
9.4.2 創(chuàng)建和配置工程
9.4.3 編寫軟件程序
9.4.4 編程及調試
第10章 USB總線模塊
10.1 USB總線模塊概述
10.2 USB模塊結構
10.2.1 串行接口引擎SIE
10.2.2 仲裁器
10.3 USB模塊工作條件
10.3.1 工作頻率
10.3.2 工作電壓
10.3.3 收發(fā)器
10.3.4 端點
10.3.5 傳輸類型
10.3.6 中斷
10.4 邏輯傳輸模式
10.4.1 非DMA訪問
10.4.2 手工DMA訪問
10.4.3 控制端點的邏輯傳輸
10.5 PS/2和CMOS I/O模式
10.6 USB模塊寄存器列表
10.7 USB人體學輸入設備的實現(xiàn)
10.7.1 人體接口設備的原理
10.7.2 創(chuàng)建和配置工程
10.7.3 編寫軟件程序
10.7.4 編程及調試
第11章 通用數(shù)字塊UDB
11.1 通用數(shù)字塊概述
11.2 UDB模塊結構
11.2.1 PLD模塊結構及宏單元
11.2.2 數(shù)據(jù)通道模塊
11.2.3 狀態(tài)和控制模塊
11.3 交通燈控制電路的設計與實現(xiàn)
11.3.1 交通燈設計原理
11.3.2 交通燈控制電路的設計
11.3.3 引腳分配
11.3.4 設計下載與測試
11.4 靜態(tài)時序分析
第12章 模擬前端模塊
12.1 模擬比較器
12.1.1 輸入和輸出接口
12.1.2 LUT
12.2 運算放大器模塊
12.3 可編程SC/CT模塊
12.3.1 單純的放大器
12.3.2 單位增益
12.3.3 可編程增益放大器
12.3.4 互阻放大器
12.3.5 連續(xù)時間混頻器
12.3.6 采樣混頻器
12.3.7 Δ-Σ調制器
12.3.8 跟蹤和保持放大器
12.4 精密參考源
12.5 基于混頻器的精確整流實現(xiàn)
12.5.1 整流器設計原理
12.5.2 創(chuàng)建和配置工程
12.5.3 編寫軟件程序
12.5.4 編程及調試
第13章 ADC和DAC模塊
13.1 Δ-ΣADC模塊
13.1.1 Δ-ΣADC模塊概述
13.1.2 Δ-ΣADC結構
13.1.3 Δ-Σ ADC操作模式
13.2 SAR ADC模塊
13.2.1 SAR ADC模塊概述
13.2.2 SAR ADC模塊的工作原理
13.3 DAC模塊
13.4 基于SAR ADC的數(shù)字電壓表實現(xiàn)
13.4.1 創(chuàng)建和配置工程
13.4.2 編寫軟件程序
13.4.3 編程及調試
13.5 基于Δ-Σ ADC的數(shù)字電壓表實現(xiàn)
13.5.1 創(chuàng)建和配置工程
13.5.2 編寫軟件程序
13.5.3 編程及調試
13.6 IDAC值顯示的實現(xiàn)
13.6.1 創(chuàng)建和配置工程
13.6.2 編寫軟件程序
13.6.3 編程及調試
第14章 電容感應模塊
14.1 電容感應模塊的結構
14.2 電容感應Δ-Σ算法
14.3 電容感應觸摸的實現(xiàn)
14.3.1 創(chuàng)建和配置工程
14.3.2 編寫軟件程序
14.3.3 編程及調試
第15章 數(shù)字濾波器模塊
15.1 數(shù)字濾波器模塊概述
15.2 數(shù)字濾波器模塊結構
15.2.1 控制器
15.2.2 FSM RAM
15.2.3 數(shù)據(jù)通道
15.2.4 地址計算單元
15.2.5 總線接口和寄存器描述
15.3 基于DFB的數(shù)字濾波器實現(xiàn)
15.3.1 系統(tǒng)結構概述
15.3.2 元件參數(shù)配置
15.3.3 DMA配置向導
15.3.4 編寫軟件程序
15.3.5 編程及調試
第16章 μC-OS/III操作系統(tǒng)
16.1 μC-OS/III操作系統(tǒng)概述
16.1.1 操作系統(tǒng)的作用
16.1.2 μC-OS/III操作系統(tǒng)內核特征
16.1.3 μC/OS-III操作系統(tǒng)文件的結構
16.1.4 μC/OS-III操作系統(tǒng)應用程序結構分析
16.2 μC-OS/III操作系統(tǒng)內核及功能
16.2.1 單任務和多任務處理
16.2.2 臨界區(qū)
16.2.3 任務管理
16.2.4 準備列表
16.2.5 調度
16.2.6 上下文切換
16.2.7 中斷管理
16.2.8 等待列表
16.2.9 時間管理
16.2.10 定時器管理
16.2.11 資源管理
16.2.12 消息傳遞
16.2.13 多個對象等待處理
16.2.14 存儲器管理
16.3 PSoC5硬件系統(tǒng)的構建
16.4 添加中斷代碼到ISR中
16.4.1 添加中斷代碼到ProbeUART_TxISR.c中
16.4.2 添加中斷代碼到ProbeUART_RxISR.c中
16.5 配置引腳
16.6 運行設計
16.7 啟動μC/Probe工具
參考文獻

章節(jié)摘錄

版權頁：   插圖：   DFB硬件支持最多兩個流傳輸通道，對多于兩個通道的應用需要使用塊傳輸模式。DFB內的暫存寄存器和控制邏輯確定支持多少個流傳輸通道。數(shù)據(jù)RAM內的這些通道如何映射和管理是由控制器匯編語言的功能確定。 在輸入流模式下，采樣速率由ADC或其他源來確定。DFB必須運行高于或者等于采樣速率，這樣才能保證DFB的正確運行。當計算引擎完成對采樣數(shù)據(jù)的處理，則發(fā)送讀總線指令。 兩個暫存寄存器的滿或空標志對DFB控制器是可見的，并且基于狀態(tài)信息產生分支，這樣就允許控制需要工作的通道。 當DFB控制器發(fā)出總線讀指令，它并不請求總線，產生中斷或者DMA請求。僅僅是通知總線需要下一個采樣，并且等待其到來。這種方法不需要FIFO。使用一個24位的暫存寄存器用于小于1Mbps采樣，保證了總線延遲低于采樣周期。 當DFB準備一個輸入采樣時，當檢查完一個有效的新數(shù)據(jù)已經寫入到暫存寄存器后，暫存寄存器的內容就寫入數(shù)據(jù)RAM合適的位置中。當數(shù)據(jù)RAM沒有映射到PHUB，來自系統(tǒng)的數(shù)據(jù)寫到數(shù)據(jù)RAM時，這是唯一的方法。 通過確認總線讀信號和使用低階ACU RAM地址位（acu_addr（0））尋址兩個寄存器，來讀取輸入暫存寄存器。地址位為低，讀暫存寄存器A;否則讀暫存寄存器B。當讀操作后，硬件就清除相應的信號。 （2）塊傳輸模式 該模式下，將采樣集或者系數(shù)數(shù)據(jù)移入／出DFB的數(shù)據(jù)RAM。這種使用DFB的方法支持多通道處理并且提供比嵌入式數(shù)據(jù)RAM所能提供的更高階數(shù)的濾波器功能。它也能用于初始化將要運行在流模式下的通道。

編輯推薦

《Cypress PSoC設計指南系列:Cortex-M3可編程片上系統(tǒng)原理及應用》全面系統(tǒng)介紹了Cypress公司的PSoC5可編程片上系統(tǒng)體系結構和設計流程，讓讀者能更好地掌握PSoC的體系結構和實現(xiàn)方法?！禖ypress PSoC設計指南系列:Cortex-M3可編程片上系統(tǒng)原理及應用》不僅可以作為大學信息類專業(yè)講授可編程片上系統(tǒng)、嵌入式系統(tǒng)設計等相關課程的教學用書，也可以作為從事相關領域科研工作者的參考用書。

圖書封面

評論、評分、閱讀與下載

---

    Cortex-M3可編程片上系統(tǒng)原理及應用 PDF格式下載

---