Cortex-M3可編程片上系統(tǒng)原理及應(yīng)用

前言

ARMCortex-M處理器是一系列可向上兼容的高能效、易于使用的處理器，這些處理器旨在幫助開(kāi)發(fā)人員滿足嵌入式應(yīng)用的需要，主要包括以更低的成本提供更多功能、不斷增加連接、改善代碼重用和提高能效。 ARMCortex-M處理器已成為全球微控制器標(biāo)準(zhǔn)，許可給40個(gè)以上的ARM合作伙伴。Cypress公司將ARM的Cortex-M3處理器集成在其PSoC5器件內(nèi)，為客戶提供了基于ARM處理器的單片系統(tǒng)解決方案，這種解決方案提高了設(shè)計(jì)的可能性，縮短了系統(tǒng)設(shè)計(jì)周期，降低了設(shè)計(jì)成本，極大地滿足了市場(chǎng)對(duì)產(chǎn)品競(jìng)爭(zhēng)力的要求。通過(guò)Cortex-M3強(qiáng)大的處理能力，充分發(fā)揮PSoC器件內(nèi)的數(shù)?；旌详嚵械男阅?。 何賓老師的《Cortex-M3可編程片上系統(tǒng)原理及應(yīng)用》通過(guò)對(duì)PSoC5器件相關(guān)內(nèi)容的詳細(xì)介紹，系統(tǒng)介紹了Cortex-M3CPU處理器的結(jié)構(gòu)、Cortex-M3CPU處理器的指令集、Cortex-M3編程和調(diào)試接口、Cortex-M3和外設(shè)的接口以及基于Cortex-M3的C-OSⅢ操作系統(tǒng)等內(nèi)容，并且通過(guò)相關(guān)的設(shè)計(jì)實(shí)例，介紹了基于ARMCortex-M3CPU的嵌入式系統(tǒng)的開(kāi)發(fā)流程。 相信該書(shū)的出版，會(huì)對(duì)國(guó)內(nèi)從事Cortex-M系統(tǒng)處理器應(yīng)用的廣大讀者有所借鑒，并且通過(guò)PSoC5這一單片系統(tǒng)設(shè)計(jì)平臺(tái)，熟練地掌握基于Cortex-M3的嵌入式系統(tǒng)的設(shè)計(jì)流程和實(shí)現(xiàn)方法。 ARM中國(guó)區(qū)大學(xué)計(jì)劃經(jīng)理時(shí)昕 2012年7月。

內(nèi)容概要

　　《Cortex-M3可編程片上系統(tǒng)原理及應(yīng)用》系統(tǒng)化、模塊化地介紹了Cypress公司的PSoC5內(nèi)所集成的ARMCortex-M3CPU硬核處理器結(jié)構(gòu)及指令集、PSoC5內(nèi)各個(gè)功能單元的結(jié)構(gòu)以及基于PSoCCreator
2．0軟件的片上系統(tǒng)的設(shè)計(jì)流程。主要內(nèi)容包括：PSoC設(shè)計(jì)導(dǎo)論，PSoC5 CPU及存儲(chǔ)子系統(tǒng)，PSoC5
CPU指令系統(tǒng)，PSoC5公共資源，PSoC編程和調(diào)試接口功能，基于PSoCCreator的程序設(shè)計(jì)，定時(shí)器、計(jì)數(shù)器和PWM模塊，LCD顯示驅(qū)動(dòng)模塊，F(xiàn)C總線模塊，USB總線模塊，通用數(shù)字塊UDB，模擬前端模塊，ADC和DAC模塊，電容感應(yīng)模塊，數(shù)字濾波器模塊和uC-OS／Ⅲ操作系統(tǒng)。本書(shū)可作為從事Cypress可編程片上系統(tǒng)設(shè)計(jì)的設(shè)計(jì)人員的參考用書(shū)，也可作為大學(xué)本科生和研究生教材，同時(shí)也可作為Cypress公司相關(guān)內(nèi)容的培訓(xùn)教材。為方便讀者學(xué)習(xí)，本書(shū)附贈(zèng)光盤，包含書(shū)中源程序和教學(xué)課件。

書(shū)籍目錄

第1章 PSoC設(shè)計(jì)導(dǎo)論
1.1 微控制器基礎(chǔ)
1.1.1 微控制器的涵義
1.1.2 微控制器編程語(yǔ)言
1.2 可編程片上系統(tǒng)PSoC概述
1.2.1 PSoC發(fā)展概述
1.2.2 PSoC設(shè)計(jì)方法
1.3 PSoC5設(shè)計(jì)流程
1.3.1 硬件設(shè)計(jì)流程
1.3.2 軟件設(shè)計(jì)流程
1.4 PSoC5的結(jié)構(gòu)及功能
1.4.1 PSoC5系統(tǒng)結(jié)構(gòu)概述
1.4.2 數(shù)字子系統(tǒng)結(jié)構(gòu)及功能
1.4.3 模擬子系統(tǒng)結(jié)構(gòu)及功能
1.4.4 輸入/輸出引腳功能
1.5 PSoC5器件概述
1.5.1 PSoC5引腳分布
1.5.2 PSoC5器件分類和資源
第2章 PSoC5 CPU及存儲(chǔ)子系統(tǒng)
2.1 Cortex-M3內(nèi)核結(jié)構(gòu)概述
2.1.1 Cortex-M3內(nèi)核結(jié)構(gòu)特性
2.1.2 流水線結(jié)構(gòu)
2.1.3 寄存器
2.1.4 操作模式
2.1.5 SysTick定時(shí)器
2.1.6 存儲(chǔ)器空間映射
2.1.7 異常及處理
2.2 嵌套向量中斷控制器
2.2.1 中斷控制器的特性
2.2.2 中斷使能
2.2.3 中斷優(yōu)先級(jí)
2.2.4 電平/脈沖中斷
2.2.5 中斷的執(zhí)行
2.2.6 PSoC5中斷特性
2.2.7 中斷控制器和功耗模式
2.3 高速緩存控制器
2.4 PHUB和DMA控制器
2.4.1 PHUB
2.4.2 DMA控制器
2.4.3 訪問(wèn)DMAC
2.4.4 DMAC傳輸模式
2.4.5 PHUB和DMAC寄存器列表
2.5 PSoC5存儲(chǔ)器系統(tǒng)
2.5.1 SRAM存儲(chǔ)器結(jié)構(gòu)及功能
2.5.2 非易失性鎖存器結(jié)構(gòu)及功能
2.5.3 Flash程序存儲(chǔ)器結(jié)構(gòu)及功能
2.5.4 EEPROM存儲(chǔ)器結(jié)構(gòu)及功能
第3章 PSoC5 CPU指令系統(tǒng)
3.1 Cortex-M3指令尋址模式
3.2 Cortex-M3 CPU指令集
3.2.1 Cortex-M3指令集概述
3.2.2 CMSIS函數(shù)
3.2.3 存儲(chǔ)器訪問(wèn)指令
3.2.4 通用數(shù)據(jù)處理指令
3.2.5 乘法和除法指令
3.2.6 飽和指令
3.2.7 比特位操作指令
3.2.8 分支和控制指令
3.2.9 雜項(xiàng)操作指令
3.3 Cortex-M3 匯編語(yǔ)言編程模型
第4章 PSoC5公共資源
4.1 時(shí)鐘管理
4.1.1 內(nèi)部振蕩器
4.1.2 外部振蕩器
4.1.3 DSI時(shí)鐘
4.1.4 相位鎖相環(huán)
4.1.5 USB時(shí)鐘
4.2 電源管理
4.2.1 電源模式
4.2.2 電源監(jiān)控
4.3 看門狗定時(shí)器
4.4 復(fù)位
4.4.1 復(fù)位模塊功能介紹
4.4.2 復(fù)位源
4.5 I/O系統(tǒng)和布線資源
4.5.1 I/O系統(tǒng)特性
4.5.2 I/O驅(qū)動(dòng)模式
4.5.3 DSI控制數(shù)字I/O
4.5.4 模擬I/O引腳
4.5.5 LCD驅(qū)動(dòng)引腳
4.5.6 電容感應(yīng)觸摸引腳
4.5.7 SIO功能和特性
4.5.8 上電時(shí)I/O配置
4.5.9 過(guò)電壓容限
4.5.10 端口中斷控制器單元
第5章 PSoC編程和調(diào)試接口功能
5.1 測(cè)試控制器
5.1.1 測(cè)試控制器結(jié)構(gòu)
5.1.2 SWD接口規(guī)范
5.1.3 PSoC5 SWD的特性
5.2 Cortex-M3調(diào)試和跟蹤
5.2.1 內(nèi)核調(diào)試
5.2.2 系統(tǒng)調(diào)試
5.3 非易失性存儲(chǔ)器編程
第6章 基于PSoC Creator的程序設(shè)計(jì)
6.1 PSoC Creator軟件功能
6.2 匯編語(yǔ)言GPIO控制程序的設(shè)計(jì)
6.2.1 創(chuàng)建和配置工程
6.2.2 查看和設(shè)置公共資源
6.2.3 編寫(xiě)GPIO匯編語(yǔ)言控制程序
6.3 C語(yǔ)言GPIO控制程序的設(shè)計(jì)
6.3.1 使用C語(yǔ)言指針對(duì)GPIO端口控制
6.3.2 調(diào)用API函數(shù)對(duì)GPIO端口控制
6.3.3 PSoC5的SRAM內(nèi)函數(shù)定位
6.4 中斷服務(wù)程序的設(shè)計(jì)
6.4.1 創(chuàng)建和配置工程
6.4.2 添加IP核資源到設(shè)計(jì)
6.4.3 IP核參數(shù)配置和連接
6.4.4 中斷服務(wù)程序的設(shè)計(jì)
6.4.5 下載并調(diào)試工程
第7章 定時(shí)器、計(jì)數(shù)器和PWM模塊
7.1 定時(shí)器模塊特性
7.2 定時(shí)器模塊結(jié)構(gòu)
7.2.1 時(shí)鐘選擇
7.2.2 使能/禁止模塊
7.2.3 輸入信號(hào)特性
7.2.4 操作模式
7.2.5 中斷使能
7.2.6 寄存器列表
7.3 PWM控制LED顯示的實(shí)現(xiàn)
7.3.1 創(chuàng)建和配置工程
7.3.2 編寫(xiě)軟件程序
7.3.3 編程及調(diào)試
第8章 LCD顯示驅(qū)動(dòng)模塊
8.1 LCD的工作原理
8.1.1 LCD物理結(jié)構(gòu)
8.1.2 LCD液晶分類
8.2 LCD驅(qū)動(dòng)特性
8.3 LCD驅(qū)動(dòng)系統(tǒng)
8.4 LCD功能描述
8.4.1 LCD DAC
8.4.2 LCD配置選項(xiàng)
8.4.3 LCD驅(qū)動(dòng)模塊
8.4.4 UDB
8.4.5 DMA
8.5 段式LCD顯示的實(shí)現(xiàn)
8.5.1 段式LCD的功能
8.5.2 段式LCD的參數(shù)配置
8.5.3 編寫(xiě)軟件程序
8.5.4 編程及調(diào)試
第9章 I2C總線模塊
9.1 I2C總線模塊概述
9.2 I2C總線實(shí)現(xiàn)原理
9.2.1 I2C總線模塊結(jié)構(gòu)
9.2.2 典型的I2C數(shù)據(jù)傳輸
9.2.3 I2C總線寄存器及操作
9.3 I2C總線操作模式
9.3.1 從模式
9.3.2 主模式
9.3.3 多主模式
9.4 I2C模塊通信的實(shí)現(xiàn)
9.4.1 系統(tǒng)實(shí)現(xiàn)原理
9.4.2 創(chuàng)建和配置工程
9.4.3 編寫(xiě)軟件程序
9.4.4 編程及調(diào)試
第10章 USB總線模塊
10.1 USB總線模塊概述
10.2 USB模塊結(jié)構(gòu)
10.2.1 串行接口引擎SIE
10.2.2 仲裁器
10.3 USB模塊工作條件
10.3.1 工作頻率
10.3.2 工作電壓
10.3.3 收發(fā)器
10.3.4 端點(diǎn)
10.3.5 傳輸類型
10.3.6 中斷
10.4 邏輯傳輸模式
10.4.1 非DMA訪問(wèn)
10.4.2 手工DMA訪問(wèn)
10.4.3 控制端點(diǎn)的邏輯傳輸
10.5 PS/2和CMOS I/O模式
10.6 USB模塊寄存器列表
10.7 USB人體學(xué)輸入設(shè)備的實(shí)現(xiàn)
10.7.1 人體接口設(shè)備的原理
10.7.2 創(chuàng)建和配置工程
10.7.3 編寫(xiě)軟件程序
10.7.4 編程及調(diào)試
第11章 通用數(shù)字塊UDB
11.1 通用數(shù)字塊概述
11.2 UDB模塊結(jié)構(gòu)
11.2.1 PLD模塊結(jié)構(gòu)及宏單元
11.2.2 數(shù)據(jù)通道模塊
11.2.3 狀態(tài)和控制模塊
11.3 交通燈控制電路的設(shè)計(jì)與實(shí)現(xiàn)
11.3.1 交通燈設(shè)計(jì)原理
11.3.2 交通燈控制電路的設(shè)計(jì)
11.3.3 引腳分配
11.3.4 設(shè)計(jì)下載與測(cè)試
11.4 靜態(tài)時(shí)序分析
第12章 模擬前端模塊
12.1 模擬比較器
12.1.1 輸入和輸出接口
12.1.2 LUT
12.2 運(yùn)算放大器模塊
12.3 可編程SC/CT模塊
12.3.1 單純的放大器
12.3.2 單位增益
12.3.3 可編程增益放大器
12.3.4 互阻放大器
12.3.5 連續(xù)時(shí)間混頻器
12.3.6 采樣混頻器
12.3.7 Δ-Σ調(diào)制器
12.3.8 跟蹤和保持放大器
12.4 精密參考源
12.5 基于混頻器的精確整流實(shí)現(xiàn)
12.5.1 整流器設(shè)計(jì)原理
12.5.2 創(chuàng)建和配置工程
12.5.3 編寫(xiě)軟件程序
12.5.4 編程及調(diào)試
第13章 ADC和DAC模塊
13.1 Δ-ΣADC模塊
13.1.1 Δ-ΣADC模塊概述
13.1.2 Δ-ΣADC結(jié)構(gòu)
13.1.3 Δ-Σ ADC操作模式
13.2 SAR ADC模塊
13.2.1 SAR ADC模塊概述
13.2.2 SAR ADC模塊的工作原理
13.3 DAC模塊
13.4 基于SAR ADC的數(shù)字電壓表實(shí)現(xiàn)
13.4.1 創(chuàng)建和配置工程
13.4.2 編寫(xiě)軟件程序
13.4.3 編程及調(diào)試
13.5 基于Δ-Σ ADC的數(shù)字電壓表實(shí)現(xiàn)
13.5.1 創(chuàng)建和配置工程
13.5.2 編寫(xiě)軟件程序
13.5.3 編程及調(diào)試
13.6 IDAC值顯示的實(shí)現(xiàn)
13.6.1 創(chuàng)建和配置工程
13.6.2 編寫(xiě)軟件程序
13.6.3 編程及調(diào)試
第14章 電容感應(yīng)模塊
14.1 電容感應(yīng)模塊的結(jié)構(gòu)
14.2 電容感應(yīng)Δ-Σ算法
14.3 電容感應(yīng)觸摸的實(shí)現(xiàn)
14.3.1 創(chuàng)建和配置工程
14.3.2 編寫(xiě)軟件程序
14.3.3 編程及調(diào)試
第15章 數(shù)字濾波器模塊
15.1 數(shù)字濾波器模塊概述
15.2 數(shù)字濾波器模塊結(jié)構(gòu)
15.2.1 控制器
15.2.2 FSM RAM
15.2.3 數(shù)據(jù)通道
15.2.4 地址計(jì)算單元
15.2.5 總線接口和寄存器描述
15.3 基于DFB的數(shù)字濾波器實(shí)現(xiàn)
15.3.1 系統(tǒng)結(jié)構(gòu)概述
15.3.2 元件參數(shù)配置
15.3.3 DMA配置向?qū)?br />15.3.4 編寫(xiě)軟件程序
15.3.5 編程及調(diào)試
第16章 μC-OS/III操作系統(tǒng)
16.1 μC-OS/III操作系統(tǒng)概述
16.1.1 操作系統(tǒng)的作用
16.1.2 μC-OS/III操作系統(tǒng)內(nèi)核特征
16.1.3 μC/OS-III操作系統(tǒng)文件的結(jié)構(gòu)
16.1.4 μC/OS-III操作系統(tǒng)應(yīng)用程序結(jié)構(gòu)分析
16.2 μC-OS/III操作系統(tǒng)內(nèi)核及功能
16.2.1 單任務(wù)和多任務(wù)處理
16.2.2 臨界區(qū)
16.2.3 任務(wù)管理
16.2.4 準(zhǔn)備列表
16.2.5 調(diào)度
16.2.6 上下文切換
16.2.7 中斷管理
16.2.8 等待列表
16.2.9 時(shí)間管理
16.2.10 定時(shí)器管理
16.2.11 資源管理
16.2.12 消息傳遞
16.2.13 多個(gè)對(duì)象等待處理
16.2.14 存儲(chǔ)器管理
16.3 PSoC5硬件系統(tǒng)的構(gòu)建
16.4 添加中斷代碼到ISR中
16.4.1 添加中斷代碼到ProbeUART_TxISR.c中
16.4.2 添加中斷代碼到ProbeUART_RxISR.c中
16.5 配置引腳
16.6 運(yùn)行設(shè)計(jì)
16.7 啟動(dòng)μC/Probe工具
參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：   DFB硬件支持最多兩個(gè)流傳輸通道，對(duì)多于兩個(gè)通道的應(yīng)用需要使用塊傳輸模式。DFB內(nèi)的暫存寄存器和控制邏輯確定支持多少個(gè)流傳輸通道。數(shù)據(jù)RAM內(nèi)的這些通道如何映射和管理是由控制器匯編語(yǔ)言的功能確定。 在輸入流模式下，采樣速率由ADC或其他源來(lái)確定。DFB必須運(yùn)行高于或者等于采樣速率，這樣才能保證DFB的正確運(yùn)行。當(dāng)計(jì)算引擎完成對(duì)采樣數(shù)據(jù)的處理，則發(fā)送讀總線指令。 兩個(gè)暫存寄存器的滿或空標(biāo)志對(duì)DFB控制器是可見(jiàn)的，并且基于狀態(tài)信息產(chǎn)生分支，這樣就允許控制需要工作的通道。 當(dāng)DFB控制器發(fā)出總線讀指令，它并不請(qǐng)求總線，產(chǎn)生中斷或者DMA請(qǐng)求。僅僅是通知總線需要下一個(gè)采樣，并且等待其到來(lái)。這種方法不需要FIFO。使用一個(gè)24位的暫存寄存器用于小于1Mbps采樣，保證了總線延遲低于采樣周期。 當(dāng)DFB準(zhǔn)備一個(gè)輸入采樣時(shí)，當(dāng)檢查完一個(gè)有效的新數(shù)據(jù)已經(jīng)寫(xiě)入到暫存寄存器后，暫存寄存器的內(nèi)容就寫(xiě)入數(shù)據(jù)RAM合適的位置中。當(dāng)數(shù)據(jù)RAM沒(méi)有映射到PHUB，來(lái)自系統(tǒng)的數(shù)據(jù)寫(xiě)到數(shù)據(jù)RAM時(shí)，這是唯一的方法。 通過(guò)確認(rèn)總線讀信號(hào)和使用低階ACU RAM地址位（acu_addr（0））尋址兩個(gè)寄存器，來(lái)讀取輸入暫存寄存器。地址位為低，讀暫存寄存器A;否則讀暫存寄存器B。當(dāng)讀操作后，硬件就清除相應(yīng)的信號(hào)。 （2）塊傳輸模式 該模式下，將采樣集或者系數(shù)數(shù)據(jù)移入／出DFB的數(shù)據(jù)RAM。這種使用DFB的方法支持多通道處理并且提供比嵌入式數(shù)據(jù)RAM所能提供的更高階數(shù)的濾波器功能。它也能用于初始化將要運(yùn)行在流模式下的通道。

編輯推薦

《Cypress PSoC設(shè)計(jì)指南系列:Cortex-M3可編程片上系統(tǒng)原理及應(yīng)用》全面系統(tǒng)介紹了Cypress公司的PSoC5可編程片上系統(tǒng)體系結(jié)構(gòu)和設(shè)計(jì)流程，讓讀者能更好地掌握PSoC的體系結(jié)構(gòu)和實(shí)現(xiàn)方法?！禖ypress PSoC設(shè)計(jì)指南系列:Cortex-M3可編程片上系統(tǒng)原理及應(yīng)用》不僅可以作為大學(xué)信息類專業(yè)講授可編程片上系統(tǒng)、嵌入式系統(tǒng)設(shè)計(jì)等相關(guān)課程的教學(xué)用書(shū)，也可以作為從事相關(guān)領(lǐng)域科研工作者的參考用書(shū)。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    Cortex-M3可編程片上系統(tǒng)原理及應(yīng)用 PDF格式下載

---