Cadence完全學(xué)習(xí)手冊

前言

　　Cadence公司全稱Cadence Design Systems Inc，是世界上最大的電子設(shè)計技術(shù)和配套服務(wù)的EDA供貨商之一。Allegro SPB平臺是Cadence推出的先進PCB設(shè)計布線工具。Allegro SPB提供了良好且交互的工作接口和強大完善的功能，和其前端產(chǎn)品Capture的結(jié)合，為當前高速、高密度、多層的復(fù)雜PCB設(shè)計布線提供了晟完美解決方案?！　llegro SPB擁有完善的Cons~aint設(shè)定，用戶只需按要求設(shè)定好布線規(guī)則，在布線時不違反DRC就可以達到布線的設(shè)計要求，從而節(jié)約了繁瑣的人工檢查時間，提高了工作效率，更能夠定義最小線寬或線長等參數(shù)以符合當今高速電路板布線的種種需求。　　Cadence的ORCAD Capture讓電子工程師在繪制線路圖時就能設(shè)定好規(guī)則數(shù)據(jù)，并能一起帶到Allegro工作環(huán)境中，在擺零件及布線時自動依照規(guī)則處理及檢查，而這些規(guī)則數(shù)據(jù)的經(jīng)驗值均可在相同性質(zhì)的電路板設(shè)計上重復(fù)使用?！　llegro SPB強大的貼圖功能，可以使多用戶同時處理一塊復(fù)雜板子，從而大大地提高了工作效率。也可利用選購的切圖功能將電路板切分成各個區(qū)塊，讓每個區(qū)塊各有專職的人同時進行設(shè)計，達到同份圖多人同時設(shè)計以縮短時程的目的。　　Cadence發(fā)布的SPB 16版本全力解決電流與新出現(xiàn)的芯片封裝設(shè)計問題，并提供了高級IC封裝／系統(tǒng)級封裝小型化、設(shè)計周期縮減和DFM。驅(qū)動設(shè)計，以及一個全新的電源完整性建模解決方案。同時，新規(guī)則和約束導(dǎo)向型自動化能力的推出，解決了高密度互連（HDI）襯底制造的設(shè)計方法學(xué)問題，而這對于小型化和提高功能密度來說是一個重要的促進因素，因而得以使總體的封裝尺寸大大縮小。

內(nèi)容概要

Cadence軟件平臺涵蓋了電子設(shè)計的整個流程，包括系統(tǒng)級設(shè)計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計，全定制集成電路設(shè)計，IC物理驗證，PCB設(shè)計和硬件仿真建模等。
本書分原理篇、元件篇、PCB篇和仿真篇四大部分內(nèi)容介紹，帶領(lǐng)讀者從入門到精通，一步一步掌握Cadence設(shè)計基礎(chǔ)、設(shè)計方法以及設(shè)計技巧。本書豐富的內(nèi)容和實例將帶給讀者全方位的學(xué)習(xí)指導(dǎo)，使讀者邊學(xué)邊做，用最短的時間理解Cadence設(shè)計精髓。
本書針對Cadence的初中級讀者，書中仿真和庫使用的部分內(nèi)容，對高級讀者也有參考價值。
本書配有虛擬光盤，讀者可到http：//download．cip．com．cn中的“配書資源”下載。

作者簡介

蘭吉昌
專業(yè)從事電子設(shè)計多年的電子工程師。

書籍目錄

第1篇 原理篇
第1章 初識Cadence 16.2
1.1 Cadence SPB16.2簡介
1.2 Cadence SPB16.2軟件的安裝
第2章 Cadence的原理圖設(shè)計工作平臺
2.1 Design Entry HDL原理圖工作平臺
2.2 Design Entry CIS原理圖工作平臺
第3章 原理圖的創(chuàng)建和元件的相關(guān)操作
3.1 原理圖設(shè)計規(guī)范
3.2 原理圖中的基本名詞術(shù)語
3.3 新項目的建立
3.4 圖紙設(shè)計信息的設(shè)置
3.5 打印屬性的設(shè)置
3.6 元件的添加
3.7 元件的操作
3.8 電源和接地符號的放置
第4章 設(shè)計原理圖和繪制原理圖
4.1 平坦式電路圖設(shè)計
4.2 層次式電路圖設(shè)計
4.3 模塊的創(chuàng)建
4.4 繪制原理圖的工具和步驟
4.5 原理圖走線
4.6 添加輸入/輸出端口和標題欄設(shè)置
4.7 添加文本和圖像
第5章 原理圖到PCB圖的處理
5.1 從原理圖到PCB圖的信號屬性分配
5.2 建立差分對
5.3 設(shè)計規(guī)則的檢查
5.4 生成網(wǎng)絡(luò)表和元件清單
5.5 從原理圖到PCB圖的實現(xiàn)
第2篇 元件篇
第6章 創(chuàng)建平面元件
6.1 Library Explorer的界面簡介
6.2 平面元件的創(chuàng)建
第7章 創(chuàng)建PCB零件封裝
7.1 封裝類型與符號
7.2 Allegro Package封裝編輯器的介紹
7.3 使用向?qū)Ы⒎庋b零件
7.4 手動建立零件封裝
第3篇 PCB篇
第8章 PCB設(shè)計與Allegro
8.1 PCB設(shè)計流程
8.2 Allegro界面介紹
8.3 Allegro環(huán)境的設(shè)置
8.4 窗口控制的編輯
第9章 焊盤的建立
第10章 電路板的建立與設(shè)計規(guī)則的設(shè)置
第11章 布局和布線
第12章 覆銅
第13章 Allegro PCB的后處理
第14章 Allegro其他的高級功能
第4篇 仿真篇
第15章 仿真前的預(yù)處理
第16章 約束驅(qū)動布局
第17章 Cadence綜合應(yīng)用實例
參考文獻

章節(jié)摘錄

　　在Cadence 16.2中有兩種原理圖設(shè)計平臺，分別是Design Entry HDI。與Design Entry CIS。Design Entru HDL設(shè)計環(huán)境支持行為結(jié)構(gòu)的設(shè)計描述，并結(jié)合了模塊編輯功能。Design Entry CIS是一款標準的、國際通用的原理圖輸入工具，它對應(yīng)于以前版本的Capture和Capture CIS，原是OrCAD公司的產(chǎn)品，后來由Cadence公司收購。在下面的章節(jié)中分別對兩種原理圖輸入工具進行詳細的介紹?！　?.1 Design Entry HDL原理圖工作平臺　　Design Entry HDL 可以提供一個高度集成的規(guī)則驅(qū)動的設(shè)計流程，可以靈活高效的將原理圖送入計算機，并且生成相應(yīng)的數(shù)據(jù)使后繼工具得以處理。Design Entry HDIL 是參考編輯器，在原理圖中的所有元件都參考不同的庫，可以用歸檔功能將所用的庫歸檔到一起。在Design Entry HDL中，將原理圖分成很多頁，每次只顯示一頁。 2.1.1 Design Entry HDL 的特性　?、俜謱釉O(shè)計。在Design Entry HDL中具有圖形化分層功能、配置管理工具功能和功能塊編輯功能，可以進行將原理圖分成模塊包含子模塊的分層設(shè)計?？梢韵仍O(shè)計出系統(tǒng)方框，然后分成若干子模塊進行子模塊的設(shè)計，同時還可以將子模塊繼續(xù)劃分成若干子模塊，一層一層地從頂層向底層進行設(shè)計；還可以反過來，先設(shè)計最底層的模塊，然后組合成大的模塊，大的模塊又可以組合成上級模塊，這樣一級一級的由底層向上設(shè)計，最后將形成完整的系統(tǒng)。因為每個模塊可以獨立打包到Allegro中，所以可以由多個設(shè)計師分工完成設(shè)計，大大縮短了設(shè)計時間?！　、趶姶蟮脑韴D輸入方法。在Design Entry HDL，原理圖設(shè)計平臺中，可以通過參數(shù)的設(shè)置減少原理圖中相同元件所占空間，也可以通過群組操作一次性完成對某類元件的替換或?qū)傩孕薷墓ぷ鳌？梢詫⒍俗訑?shù)量龐大的元件分成若干圖形符號完成，并放在不同的原理圖頁面上，需要用到時，可以打包成一個元件。功能強大的原理圖輸入方法可以減少原理圖的大小，提高設(shè)計效率?！　、墼贒esign Entry HDI。中，用戶可以定制菜單欄、工具欄、功能鍵以及用戶界面?！　、蹹esign Entry HDL 原理圖設(shè)計平臺支持設(shè)計重用，提高原理圖設(shè)計效率?！　、菰贒efign Entry HDL 中可以實現(xiàn)與其他工具的交叉探查?！　、拊贒esign Entry HDL中，可以通過層次編輯器查看設(shè)計的結(jié)構(gòu)，通過屬性編輯器注釋并驅(qū)動物理設(shè)計。　?、逥esign Entry HDL與設(shè)計同步工具包繼承，可以查看原理圖與PCB的不同并使之同步?！　、郉esign Enl時HDL 與PCB Editor約束管理器集成，進行約束的提取和管理；與先進的規(guī)則檢查和開發(fā)系統(tǒng)Rules Checker集成；提供Skill編輯接口?！　、酓esign Entry HDL支持導(dǎo)入IFF文件。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    Cadence完全學(xué)習(xí)手冊 PDF格式下載

---