集成電路測(cè)試技術(shù)基礎(chǔ)

前言

　　集成電路測(cè)試技術(shù)是集成電路產(chǎn)業(yè)鏈中不可缺少的一個(gè)環(huán)節(jié)，在國(guó)內(nèi)，該技術(shù)處于剛起步階段，隨著國(guó)內(nèi)集成電路設(shè)計(jì)水平的不斷提高，測(cè)試問(wèn)題越來(lái)越成為限制產(chǎn)品上市時(shí)間的瓶頸?！　≡诩呻娐窚y(cè)試技術(shù)中，我國(guó)無(wú)論在技術(shù)發(fā)展、機(jī)器制造、人才培養(yǎng)方面，都滿(mǎn)足不了產(chǎn)業(yè)的要求，針對(duì)此問(wèn)題，北方工業(yè)大學(xué)開(kāi)始了集成電路測(cè)試人才的培養(yǎng)探索，在沒(méi)有相關(guān)模式借鑒的條件下，摸索出了一套人才培養(yǎng)方案，并已經(jīng)順利實(shí)施，所培養(yǎng)的人才呈現(xiàn)供不應(yīng)求的局面?！　≡诩呻娐窚y(cè)試專(zhuān)業(yè)的建設(shè)中，得到了產(chǎn)業(yè)界的大力支持和幫助，尤其是南瑞集團(tuán)的葉國(guó)樑先生與編著者進(jìn)行了多次有益的探討，為本專(zhuān)業(yè)建設(shè)提供了很多寶貴意見(jiàn)，在此表示最誠(chéng)摯的謝意。五年來(lái)，在北京市教委和北方工業(yè)大學(xué)的大力支持下，北方2T_業(yè)大學(xué)微電-子中心的全體教師在該方向上進(jìn)行了孜孜不倦的探索，在此特別向這些同事表示感謝，他們是張曉波、楊兵、鞠家欣、張靜?！　√貏e感謝北京市科委的科技新星計(jì)劃的支持，在該計(jì)劃的支持下，筆者2007年歲末到美國(guó)明尼蘇達(dá)大學(xué)進(jìn)行了學(xué)術(shù)訪(fǎng)問(wèn)，為本書(shū)的順利完成提供了保障。

內(nèi)容概要

　　《集成電路測(cè)試技術(shù)基礎(chǔ)》包括數(shù)字集成電路測(cè)試技術(shù)、模擬集成電路測(cè)試技術(shù)、數(shù)?；旌霞呻娐窚y(cè)試技術(shù)三大部分內(nèi)容，主要介紹邏輯數(shù)字集成電路測(cè)試、時(shí)序數(shù)字電路的測(cè)試、內(nèi)嵌自測(cè)試的原理和方法、模擬集成電路測(cè)試技術(shù)、混合信號(hào)測(cè)試技術(shù)。另外，《集成電路測(cè)試技術(shù)基礎(chǔ)》配有一張DVD演示光盤(pán)，主要介紹的是混合信號(hào)集成電路的測(cè)試原理和方法，包括混合信號(hào)測(cè)試系統(tǒng)的硬件組成、硬件連接及操作、LabVIEW軟件的使用等，與圖書(shū)文字內(nèi)容相輔相成，以助于深化理解測(cè)試的概念?！　　都呻娐窚y(cè)試技術(shù)基礎(chǔ)》適用于集成電路測(cè)試領(lǐng)域的技術(shù)人員閱讀，也可作為微電子專(zhuān)業(yè)本科生和研究生的教材。

書(shū)籍目錄

第1章 數(shù)字集成電路中常見(jiàn)的故障1.1 基本概念1.2 故障模型1.2.1 固定故障模型1.2.2 橋接故障1.2.3 在CMOS集成電路中的中斷故障和晶體管固定關(guān)斷故障1.2.4 延遲故障1.3 暫態(tài)故障第2章 組合邏輯電路的測(cè)試方法2.1 數(shù)字電路的故障診斷2.2 組合邏輯電路的向量生成技術(shù)2.2.1 一維敏感路徑法2.2.2 布爾差分法2.2.3 D算法2.2.4 路徑引導(dǎo)算法2.2.5 扇出引導(dǎo)算法2.2.6 延遲故障檢測(cè)2.3 組合邏輯電路中多故障的檢測(cè)第3章 可測(cè)試性邏輯電路的設(shè)計(jì)3.1 Reed-Muller擴(kuò)展法3.2 三級(jí)或-與-或設(shè)計(jì)3.3 可測(cè)試邏輯的自動(dòng)綜合3.4 多級(jí)組合邏輯電路的可測(cè)試性設(shè)計(jì)3.4.1 單體提取法3.4.2 雙體提取法3.4.3 雙體及補(bǔ)體同時(shí)提取法3.5 可測(cè)試邏輯電路的綜合3.6 在組合邏輯電路中路徑延遲故障的測(cè)試3.7 可測(cè)試的PLA設(shè)計(jì)第4章 時(shí)序電路的測(cè)試方法4.1 使用迭代法對(duì)時(shí)序電路進(jìn)行測(cè)試4.2 狀態(tài)表驗(yàn)證法4.3 基于電路結(jié)構(gòu)的測(cè)試方法4.4 功能故障模型4.5 基于功能故障模型的測(cè)試向量生成第5章 時(shí)序電路可測(cè)試性設(shè)計(jì)5.1 可控制性和可觀測(cè)性5.2 提高可測(cè)試性的AdHoc設(shè)計(jì)規(guī)則5.3 可診斷時(shí)序電路的設(shè)計(jì)5.4 可測(cè)試時(shí)序電路設(shè)計(jì)中的掃描路徑技術(shù)5.5 電平敏感型掃描設(shè)計(jì)（LSSD）5.5.1 時(shí)鐘無(wú)冒險(xiǎn)鎖存5.5.2 LSSD設(shè)計(jì)規(guī)則5.5.3 LSSD方法的優(yōu)點(diǎn)5.6 隨機(jī)掃描技術(shù)5.7 局部掃描5.8 使用非掃描技術(shù)進(jìn)行可測(cè)試性時(shí)序電路的設(shè)計(jì)5.9 相交檢測(cè)5.10 邊界掃描技術(shù)第6章 內(nèi)嵌自測(cè)試6.1 BIST的測(cè)試向量生成技術(shù)6.1.1 窮舉測(cè)試法6.1.2 偽窮舉測(cè)試向量生成技術(shù)6.1.3 偽隨機(jī)向量生成法6.1.4 確定性測(cè)試法6.2 輸出響應(yīng)分析6.2.1 轉(zhuǎn)換計(jì)數(shù)6.2.2 并發(fā)檢驗(yàn)6.2.3 簽名分析法6.3 循環(huán)型BIST6.4 SoC設(shè)計(jì)中的BIST／DFT綜合策略第7章 模擬電路的測(cè)試7.1 簡(jiǎn)介7.1.1 模擬電路特性7.1.2 模擬故障機(jī)理和故障模型7.2 模擬電路的測(cè)試7.2.1 模擬電路測(cè)試方法7.2.2 模擬測(cè)試波形7.2.3 直流參數(shù)測(cè)量7.2.4 交流參數(shù)測(cè)試第8章 混合信號(hào)測(cè)試8.1 模數(shù)轉(zhuǎn)換器簡(jiǎn)介8.2 ADC和DAC的電路結(jié)構(gòu)8.2.1 DAC電路結(jié)構(gòu)8.2.2.ADC電路結(jié)構(gòu)8.3 ADC和。DAC的特性參數(shù)和故障模型8.4 IEEE1057標(biāo)準(zhǔn)8.5 ADC在時(shí)域內(nèi)的測(cè)試8.5.1 輸出編碼8.5.2 編碼轉(zhuǎn)換等級(jí)測(cè)試（靜態(tài)）8.5.3 編碼轉(zhuǎn)換等級(jí)測(cè)試（動(dòng)態(tài)）8.5.4 增益和偏置測(cè)試8.5.5 線(xiàn)性化誤差和最大靜態(tài)誤差8.5.6 正弦波適應(yīng)測(cè)試8.6 頻域ADC的測(cè)試8.7 混合信號(hào)測(cè)試總線(xiàn)標(biāo)準(zhǔn)——IEEE1149.4 標(biāo)準(zhǔn)8.7.1 IEEE1149.4 標(biāo)準(zhǔn)概述8.7.2 IEEE1149.4 電路結(jié)構(gòu)8.7.3 IEEE1149.4 標(biāo)準(zhǔn)的指令8.7.4 IEEE1149.4 的測(cè)試模式第9章 混合信號(hào)測(cè)試應(yīng)用簡(jiǎn)介9.1 測(cè)試方案9.2 測(cè)試結(jié)果參考文獻(xiàn)

章節(jié)摘錄

　　第1章 數(shù)字集成電路中常見(jiàn)的故障　　1.1 基本概念　　首先澄清一個(gè)概念，即“失效”和“故障”的區(qū)別，當(dāng)電路所表現(xiàn)出來(lái)的性能與原來(lái)設(shè)計(jì)的不一致時(shí)，稱(chēng)為“電路失效”，而“故障”則指的是電路內(nèi)部的物理級(jí)缺陷，它可能導(dǎo)致電路失效，也可能不導(dǎo)致電路失效。　　對(duì)一個(gè)電路中的故障可以從它的特征、故障值、范圍和持續(xù)時(shí)間等幾方面來(lái)描述?！　、俟收系奶卣骺梢苑譃檫壿嫷幕蚍沁壿嫷膬煞N，其中邏輯故障會(huì)影響電路中某點(diǎn)的邏輯值，從而改變電路的邏輯狀態(tài)；而非邏輯故障則是指其他的故障，包括時(shí)鐘信號(hào)失靈、電源電壓沒(méi)加上等?！　、诠收现?，在電路中某點(diǎn)所發(fā)生的邏輯故障值表示故障所產(chǎn)生的錯(cuò)誤邏輯值是固定的還是可變的?！　、酃收戏秶?，用來(lái)定義故障對(duì)電路的影響是局部的還是可傳播的，局部故障只影響單一點(diǎn)的數(shù)值，而可傳播故障則影響的范圍更廣泛一些，例如邏輯故障屬于局部故障，而時(shí)鐘失靈故障則是可傳播故障?！　、芄收铣掷m(xù)時(shí)間，指的是故障是暫時(shí)的還是持久的?！　?.2 故障模型　　在電路中故障的發(fā)生可能是由于元器件內(nèi)部缺陷、信號(hào)線(xiàn)斷裂、線(xiàn)連接與地或電源短路、信號(hào)線(xiàn)之間短路、延遲時(shí)間過(guò)長(zhǎng)等原因?qū)е碌?，像一些設(shè)計(jì)過(guò)程中的設(shè)計(jì)規(guī)則沖突、設(shè)計(jì)錯(cuò)誤等都會(huì)導(dǎo)致故障。Faulkner等人發(fā)現(xiàn)由于設(shè)計(jì)規(guī)則沖突等導(dǎo)致的特定故障在電路級(jí)芯片中只占總體故障的10％左右，而到系統(tǒng)級(jí)時(shí)這種故障達(dá)到44％

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    集成電路測(cè)試技術(shù)基礎(chǔ) PDF格式下載

---