現(xiàn)代微機(jī)原理與接口技術(shù)

內(nèi)容概要

　　本書以IA-32/Intel
64系列的微機(jī)為平臺，系統(tǒng)地闡述以Pentium系列、Core系列和SandyBridge處理器為代表的現(xiàn)代微型計(jì)算機(jī)的基本結(jié)構(gòu)及其發(fā)展，IA-32/Intel
64微處理器的基本結(jié)構(gòu)和發(fā)展，x86指令及匯編語言程序設(shè)計(jì)，I/O端口地址譯碼技術(shù)，總線技術(shù)，DMA技術(shù)，中斷與異常處理，定時(shí)/計(jì)數(shù)技術(shù)，并行接口，串行接口，人機(jī)交互接口，IA-32微機(jī)系統(tǒng)編程技術(shù)。本書內(nèi)容豐富，既包含了典型的接口技術(shù)，也介紹了新型接口與總線技術(shù)；既講述了接口的硬件部分，也強(qiáng)調(diào)了接口的軟件編程。全書涉及很多新的技術(shù)，如從Pentium到2代酷睿處理器微結(jié)構(gòu)、PCI總線、PCI
Express、USB、7系列芯片組、保護(hù)模式下的中斷技術(shù)、BIOS編寫、Windows
2000/XP下的設(shè)備驅(qū)動程序的編寫等。本書反映了現(xiàn)代微機(jī)技術(shù)發(fā)展的最新水平和趨勢，并體現(xiàn)出微機(jī)接口技術(shù)中硬件設(shè)計(jì)和軟件驅(qū)動的統(tǒng)一。

書籍目錄

第1章 現(xiàn)代微機(jī)結(jié)構(gòu)概述
1.1 微機(jī)系統(tǒng)的組成與性能指標(biāo)
1.1.1 微機(jī)系統(tǒng)的組成
1.1.2 微機(jī)系統(tǒng)主要性能指標(biāo)
1.1.3 Intel系列處理器發(fā)展概覽
1.2 微機(jī)系統(tǒng)的工作過程
1.2.1 微機(jī)運(yùn)算基礎(chǔ)
1.2.2 微機(jī)系統(tǒng)的工作原理與工作過程
1.2.3 微機(jī)系統(tǒng)工作時(shí)序
1.3 現(xiàn)代微機(jī)系統(tǒng)組成結(jié)構(gòu)
1.3.1 現(xiàn)代微機(jī)的基本結(jié)構(gòu)
1.3.2 Intel 7系列PCH概述
1.3.3 現(xiàn)代微機(jī)基本結(jié)構(gòu)發(fā)展特點(diǎn)
習(xí)題1
實(shí)踐與研討1
第2章 Intel IA-32/Intel 64處理器結(jié)構(gòu)與原理
2.1 IA-32/Intel 64處理器新技術(shù)概覽
2.1.1 基本概念
2.1.2 提高處理器指令級并行性的技術(shù)
2.1.3 提高處理器數(shù)據(jù)級并行性的技術(shù)
2.1.4 提高處理器線程級并行性的技術(shù)
2.1.5 Intel的虛擬化技術(shù)
2.1.6 其他技術(shù)
2.2 Pentium處理器
2.3 Core微結(jié)構(gòu)的處理器
2.3.1 Core微結(jié)構(gòu)概覽
2.3.2 Core 2 Duo處理器內(nèi)部結(jié)構(gòu)
2.3.3 Core 2 Duo處理器使用的新技術(shù)
2.4 SandyBridge微結(jié)構(gòu)的處理器
2.5 IA-32/Intel 64處理器基本執(zhí)行環(huán)境
2.5.1 IA-32/Intel 64處理器工作模式
2.5.2 IA-32/Intel 64處理器中的寄存器
2.5.3 IA-32處理器在實(shí)地址模式下的存儲管理
習(xí)題2
實(shí)踐與研討2
第3章 80x86匯編語言程序設(shè)計(jì)
3.1 尋址方式與指令格式
3.1.1 尋址方式
3.1.2 80x86的機(jī)器指令格式
3.1.3 數(shù)據(jù)類型
3.1.4 匯編語句的種類、格式和源程序結(jié)構(gòu)
3.2 通用指令集
3.2.1 數(shù)據(jù)傳送指令
3.2.2 算術(shù)運(yùn)算指令
3.2.3 邏輯運(yùn)算指令
3.2.4 移位指令
3.2.5 位與字節(jié)指令
3.2.6 控制轉(zhuǎn)移指令
3.2.7 串操作指令
3.2.8 I/O指令
3.2.9 其他指令
3.3 80x86匯編語言程序設(shè)計(jì)
3.3.1 匯編偽指令
3.3.2 順序結(jié)構(gòu)程序設(shè)計(jì)
3.3.3 分支結(jié)構(gòu)程序設(shè)計(jì)
3.3.4 循環(huán)結(jié)構(gòu)程序設(shè)計(jì)
3.3.5 子程序設(shè)計(jì)
3.3.6 常用DOS功能調(diào)用
習(xí)題3
實(shí)踐與研討3
第4章 現(xiàn)代微機(jī)的存儲系統(tǒng)
4.1 現(xiàn)代微機(jī)存儲器系統(tǒng)概述
4.2 現(xiàn)代微機(jī)存儲結(jié)構(gòu)概述
4.2.1 IA-32/Intel64微機(jī)存儲結(jié)構(gòu)
4.2.2 IA-32/Intel64的內(nèi)存組織
4.3 IA-32結(jié)構(gòu)在保護(hù)模式下的存儲管理
4.3.1 保護(hù)模式與特權(quán)級概述
4.3.2 保護(hù)模式下的段式存儲管理
4.3.3 保護(hù)模式下的頁式存儲管理
4.3.4 段到頁的映射
4.4 高速緩沖存儲器Cache
4.4.1 Cache的工作原理與地址映像
4.4.2 IA-32的Cache結(jié)構(gòu)
4.4.3 IA-32的緩存類型
4.4.4 IA-32的Cache一致性協(xié)議
習(xí)題4
實(shí)踐與研討4
第5章 輸入/輸出與接口技術(shù)
5.1 I/O接口概述
5.1.1 接口的概念和基本功能
5.1.2 I/O接口的組成
5.1.3 I/O數(shù)據(jù)傳送方式
5.1.4 I/O編址方法
5.2 I/O端口地址譯碼方法
5.2.1 固定端口地址譯碼
5.2.2 可選式端口地址譯碼
5.3 IA-32系列微機(jī)I/O接口技術(shù)
習(xí)題5
實(shí)踐與研討5
第6章 微機(jī)總線標(biāo)準(zhǔn)
6.1 總線概述
6.2 PCI總線
6.2.1 PCI總線的特點(diǎn)
6.2.2 PCI信號定義
6.2.3 PCI總線命令
6.2.4 PCI總線協(xié)議
6.2.5 PCI總線數(shù)據(jù)傳輸過程
6.2.6 總線仲裁
6.2.7 PCI總線配置
6.3 通用串行總線USB
6.4 PCI Express總線
6.5 其他總線和接口
6.5.1 SCSI接口
6.5.2 高性能串行總線標(biāo)準(zhǔn)IEEE1394
6.5.3 SATA總線
6.5.4 CAN總線
習(xí)題6
實(shí)踐與研討6
第7章 中斷與異常
7.1 概述
7.1.1 中斷、異常及中斷向量
7.1.2 中斷源及中斷類型
7.1.3 異常源及異常類型
7.2 8259A中斷控制器
7.2.1 8259A的引腳和內(nèi)部結(jié)構(gòu)
7.2.2 8259A的工作方式
7.2.3 8259A的初始化與操作命令
7.2.4 8259A的中斷響應(yīng)周期
7.2.5 PCH中的8259A
7.3 現(xiàn)代微機(jī)中的中斷處理
7.3.1 概述
7.3.2 實(shí)地址模式下的中斷向量表和中斷處理程序的編寫
7.3.3 保護(hù)模式下的中斷描述符表和中斷與異常的處理
7.4 PCI中斷
7.5 串行中斷
7.6 高級可編程中斷控制器
7.6.1 APIC系統(tǒng)的組成
7.6.2 本地APIC
7.6.3 PCH中的I/O APIC
7.6.4 本地中斷源
7.6.5 APIC中斷的處理
習(xí)題7
實(shí)踐與研討2
第8章 PCH中的常規(guī)接口
8.1 可編程定時(shí)/計(jì)數(shù)器8254
8.1.1 8254的內(nèi)部結(jié)構(gòu)和外部引腳
8.1.2 8254的工作方式
8.1.3 8254的控制字
8.1.4 8254的編程
8.1.5 PCH中的8254模塊
8.2 DMA操作
8.2.1 DMA技術(shù)概述
8.2.2 82C37A的內(nèi)部結(jié)構(gòu)及內(nèi)部寄存器
8.2.3 82C37A的軟命令及工作時(shí)序
8.2.4 82C37A的初始化編程
8.2.5 PCH中的DMA控制器
8.3 實(shí)時(shí)鐘電路及其應(yīng)用
習(xí)題8
實(shí)踐與研討8
第9章 常用外設(shè)與通信接口
9.1 并行接口8255
9.1.1 8255的內(nèi)部結(jié)構(gòu)和外部引腳
9.1.2 8255的工作方式
9.1.3 8255的控制字與初始化編程
9.1.4 8255應(yīng)用舉例
9.2 串行接口
9.2.1 串行通信的基本概念
9.2.2 異步串行通信協(xié)議
9.2.3 RS-232C接口標(biāo)準(zhǔn)
9.2.4 INS8250與PC16550
9.2.5 串行通信程序編寫
9.3 PC鍵盤接口
9.4 鼠標(biāo)器接口
9.5 顯示器與顯示卡
9.5.1 CRT顯示器及其主要性能參數(shù)
9.5.2 顯示卡
9.5.3 液晶顯示器（LCD）
9.6 網(wǎng)絡(luò)接口
9.6.1 調(diào)制解調(diào)器
9.6.2 寬帶接入技術(shù)
9.6.3 PCH中的GbE控制器
習(xí)題9
實(shí)踐與研討9
第10章 IA-32/Intel 64微機(jī)的系統(tǒng)編程技術(shù)
10.1 處理器管理與初始化
10.2 任務(wù)管理
10.3 IA-32微機(jī)的BIOS
10.4 Windows驅(qū)動程序模型（WDM）簡介
習(xí)題10
實(shí)踐與研討10
附錄A x86匯編語言程序上機(jī)過程與調(diào)試方法
A.1 匯編語言程序上機(jī)過程
A.2 DEBUG主要命令
附錄B ASCII碼表
附錄C x86BIOS功能調(diào)用列表
附錄D PCI總線設(shè)備分類代碼表
附錄E 縮略語對照表
參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：   插圖：   如果由于錯(cuò)誤，完成者不能獲得請求數(shù)據(jù)，則它返回一個(gè)沒有數(shù)據(jù)的完成數(shù)據(jù)包（CpI）和一個(gè)錯(cuò)誤狀態(tài)指示。請求者在軟件層確定如何處理錯(cuò)誤。 （2）鎖定請求的非報(bào)告讀事務(wù) 要完成這一傳送，請求者發(fā)送一個(gè)鎖定存儲器讀請求（MRdLk）TLP。請求者只能是根聯(lián)合體，它將代表CPU發(fā)起一個(gè)鎖定請求。不允許端點(diǎn)發(fā)起鎖定請求?？梢杂肨LP頭中的信息向下路由鎖定的存儲器讀請求TLP，使其通過交換結(jié)構(gòu)，該數(shù)據(jù)包去往目標(biāo)完成者，完成者只能是傳統(tǒng)的端點(diǎn)。從根聯(lián)合體到端點(diǎn)的完整路徑（映射到VC0的TC）被鎖定，包括路徑上交換器的入端口和出端口。 當(dāng)完成者接收該數(shù)據(jù)包并解碼其內(nèi)容時(shí)，它從目標(biāo)地址收集請求中指定的數(shù)據(jù)量。完成者創(chuàng)建一個(gè)或多個(gè)帶數(shù)據(jù)和完成狀態(tài)的鎖定完成TLP（CpIDLk）。完成數(shù)據(jù)包通過與原請求相同的路徑和交換器層回送到根聯(lián)合體。 CplDLk數(shù)據(jù)包中含有路由該數(shù)據(jù)包返回請求者所必須的路由信息。請求者利用完成數(shù)據(jù)包中的一個(gè)標(biāo)記字段將它與其早先發(fā)送的具有相同標(biāo)記值的請求TLP關(guān)聯(lián)起來。 如果由于錯(cuò)誤，完成者不能獲得請求的數(shù)據(jù)，則它返同一個(gè)沒有數(shù)據(jù)的完成數(shù)據(jù)包（CpILk）和一個(gè)錯(cuò)誤狀況指示（在數(shù)據(jù)包內(nèi)）。通過CpILk TLP接收錯(cuò)誤通知的請求者必須在軟件層確定如何處理錯(cuò)誤。 在請求者發(fā)送解除鎖定性消息給完成者之前，從請求者到完成者的路徑繼續(xù)保持鎖定。解除鎖定指對消息通過的路徑及交換器的入端口／出端口解除鎖定。 （3）非報(bào)告寫事務(wù) 非報(bào)告寫事務(wù)指要完成數(shù)據(jù)包傳送，請求者發(fā)送一個(gè)非報(bào)告寫請求TLP給它打算寫入數(shù)據(jù)的完成者。當(dāng)完成者接收該請求數(shù)據(jù)包并解碼其內(nèi)容時(shí)，它接收數(shù)據(jù)。完成者創(chuàng)建…個(gè)沒有數(shù)據(jù)的完成包（CpI），確認(rèn)接受寫請求。完成數(shù)據(jù)包含有路由該數(shù)據(jù)包返回請求者所必須的路由信息。在將這一完成數(shù)據(jù)包回送給請求者之前，該數(shù)據(jù)包將通過與請求數(shù)據(jù)包曾經(jīng)通過的相同交換器層傳播。請求者得到確認(rèn)通知，說明寫請求已成功抵達(dá)完成者。如果完成者不能成功地將請求中的數(shù)據(jù)寫入最終的目的地，或者寫請求數(shù)據(jù)包到達(dá)完成者處時(shí)有錯(cuò)誤，則它返回一個(gè)沒有數(shù)據(jù)、但有一個(gè)錯(cuò)誤狀況指示的完成數(shù)據(jù)包（CpI）。通過Cpl，TLP接收錯(cuò)誤通知請求者確定如何在軟件層處理錯(cuò)誤。 非報(bào)告寫請求TLP包括I／O寫請求（IOWr）和配置寫請求類型0或類型1（CfgWr0、CfgWrl）TLP。存儲器寫請求和消息請求是報(bào)告請求，請求者可以是根聯(lián)合體或端點(diǎn)設(shè)備（盡管不適合于配置寫請求）。可以用該請求數(shù)據(jù)包頭中的信息路由帶數(shù)據(jù)的請求數(shù)據(jù)包通過交換器結(jié)構(gòu)。該數(shù)據(jù)包去往完成者。 （4）報(bào)告存儲器寫事務(wù) 報(bào)告存儲器寫請求事務(wù)指完成者不返回完成通知，而是通知請求者存儲器寫請求數(shù)據(jù)包已成功抵達(dá)其目的地。由于在返回完成數(shù)據(jù)包方面沒有浪費(fèi)時(shí)間，因此其完成性能更高。 數(shù)據(jù)包頭中的路由信息指示含有數(shù)據(jù)的寫請求數(shù)據(jù)包通過交換器結(jié)構(gòu)，該數(shù)據(jù)包去往完成者，完成者在數(shù)據(jù)包中接收指定量的數(shù)據(jù)，事務(wù)結(jié)束。 如果完成者接收的寫請求錯(cuò)誤或者由于內(nèi)部原因，完成者不能將數(shù)據(jù)寫入最后的目的地，則無法通過硬件協(xié)議通知請求者，完成者可能記錄錯(cuò)誤并生成到根聯(lián)合體的錯(cuò)誤消息通知，由錯(cuò)誤處理軟件管理該錯(cuò)誤。

編輯推薦

《普通高等教育"十二五"規(guī)劃教材?電子信息類精品教材:現(xiàn)代微機(jī)原理與接口技術(shù)(第3版)》可作為高等院校計(jì)算機(jī)專業(yè)微型計(jì)算機(jī)原理與接口技術(shù)課程的教材，也可以作為電子信息類專業(yè)本科生及非計(jì)算機(jī)專業(yè)研究生微機(jī)原理課程的教材。《普通高等教育"十二五"規(guī)劃教材?電子信息類精品教材:現(xiàn)代微機(jī)原理與接口技術(shù)(第3版)》對工程技術(shù)人員也具有參考價(jià)值。

圖書封面

評論、評分、閱讀與下載

---

    現(xiàn)代微機(jī)原理與接口技術(shù) PDF格式下載

---