Cadence印刷電路板設(shè)計(jì)

前言

隨著計(jì)算機(jī)、通信和消費(fèi)類電子的發(fā)展，電子產(chǎn)品遍及了我們生活的方方面面，電子工業(yè)在全球得到了長足的發(fā)展，電子工業(yè)的發(fā)展也帶動了電子設(shè)計(jì)自動化技術(shù)。電子設(shè)計(jì)自動化技術(shù)（EDA）是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。利用電子設(shè)計(jì)自動化工具，電子工程師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖、封裝或PCB版圖的整個(gè)過程在計(jì)算機(jī)上自動處理完成。新的工藝決定了電子設(shè)計(jì)自動化工具的發(fā)展，同時(shí)，電子設(shè)計(jì)自動化工具也決定了電子設(shè)計(jì)的周期和設(shè)計(jì)的復(fù)雜度。好的設(shè)計(jì)工具可以幫助客戶節(jié)約大量的時(shí)間，幫助客戶減少產(chǎn)品成熟的周期。對今天的電子設(shè)計(jì)來說，電子產(chǎn)品朝著小型化、綠色設(shè)計(jì)和更加時(shí)尚的方式在發(fā)展。iPhone 4S、iPad、云計(jì)算、4G等產(chǎn)品的出現(xiàn)，帶來了更多的技術(shù)挑戰(zhàn)。USB 3.0的傳輸速率是4.8Gbps，USB 2.0的傳輸速率是480Mbps，可見新技術(shù)發(fā)展之快是難以想象的，采用USB 3.0傳輸同樣大小的數(shù)據(jù)速度是USB 2.0的10倍。新產(chǎn)品、新技術(shù)的出現(xiàn)，帶動了電子工業(yè)的發(fā)展。隨著電子工業(yè)的發(fā)展，整個(gè)電子工業(yè)向小型化、低功耗、高性能的方向轉(zhuǎn)變，對電子自動化設(shè)計(jì)工具要求越來越高。如何培養(yǎng)電子工程師，能夠滿足電子設(shè)計(jì)各個(gè)環(huán)節(jié)的需要是當(dāng)前電子設(shè)計(jì)領(lǐng)域的迫切任務(wù)。“系統(tǒng)級封裝設(shè)計(jì)，印刷電路板設(shè)計(jì)”叢書，主要通過實(shí)例、設(shè)計(jì)的流程的介紹和Cadence EDA工具的應(yīng)用，來說明封裝和印刷電路板電子設(shè)計(jì)的整個(gè)過程，幫助讀者快速進(jìn)入系統(tǒng)級封裝和PCB設(shè)計(jì)領(lǐng)域。本系列叢書的主要特點(diǎn)如下。	內(nèi)容完整，體系性強(qiáng)：本系列叢書包括從封裝設(shè)計(jì)到原理圖設(shè)計(jì)、印刷電路板設(shè)計(jì)的整個(gè)硬件開發(fā)流程，并包括信號完整性分析、企業(yè)硬件設(shè)計(jì)流程數(shù)據(jù)庫管理平臺的建設(shè)，以及FPGA的協(xié)同設(shè)計(jì)。	理論與實(shí)踐相結(jié)合：本系列叢書不僅包括實(shí)際工具的應(yīng)用、設(shè)計(jì)案例和相關(guān)基礎(chǔ)理論的論述，還結(jié)合實(shí)際的制造工藝要求、實(shí)際工程進(jìn)行針對性的介紹。								邱善勤博士　　　　　　　　　　　　　　“PCB設(shè)計(jì)是一個(gè)遺憾的藝術(shù)！”這是投身到這個(gè)領(lǐng)域以來我最深切的感悟。PCB作為產(chǎn)品硬件開發(fā)中物理實(shí)現(xiàn)的關(guān)鍵載體，其設(shè)計(jì)交付是電、熱、結(jié)構(gòu)、可制造性、成本、周期等多方面需求實(shí)現(xiàn)的綜合博弈和相互妥協(xié)的結(jié)果。對已設(shè)計(jì)交付使用的PCB進(jìn)行檢視，都可發(fā)現(xiàn)只要某需求方降低規(guī)格，PCB可以設(shè)計(jì)得更完美。“沒有最好，只有更好！”我相信這是業(yè)界優(yōu)秀工程師的追求和境界。隨著電子行業(yè)的蓬勃發(fā)展，現(xiàn)在中國不但成為了PCB的制造中心，其實(shí)也是PCB的設(shè)計(jì)中心。要說國內(nèi)PCB行業(yè)最缺什么？我認(rèn)為是人，有沉淀、積累、不浮躁以及富有鉆研精神的人。在我參加的多次國內(nèi)外PCB相關(guān)研討交流活動中，最大的感觸是：“我們很年輕，而國外同行多為頭發(fā)花白的老者！”年輕代表著朝氣、有闖勁，具有持續(xù)發(fā)展的潛力，后繼有人；但明顯缺乏與科技發(fā)展同步的沉淀與傳承，基礎(chǔ)構(gòu)建薄弱。簡單、智能、安全、準(zhǔn)確以及高清的信息交互是人們的持續(xù)追求，導(dǎo)致PCB設(shè)計(jì)在高速、高頻、高密、高可靠性、環(huán)保等方面面臨著挑戰(zhàn)，一個(gè)個(gè)心理設(shè)計(jì)極限和認(rèn)識被打破。PCB設(shè)計(jì)仍是充滿著挑戰(zhàn)的崗位！為了獲得最優(yōu)化的PCB工程解決方案，必須要培養(yǎng)具有扎實(shí)的綜合技能和優(yōu)秀的PCB設(shè)計(jì)駕馭能力的PCB設(shè)計(jì)師來支撐。PCB設(shè)計(jì)工程師人才培養(yǎng)的最佳途徑是設(shè)計(jì)實(shí)踐。在國內(nèi)電子行業(yè)蓬勃發(fā)展的大環(huán)境下，實(shí)踐機(jī)會并不缺乏，而具有實(shí)踐基礎(chǔ)上的指導(dǎo)書籍卻不多見。當(dāng)我第一次看到這本書稿的標(biāo)題時(shí)，本以為是常規(guī)的工具軟件使用指導(dǎo)書，但完整閱讀完后，“PCB設(shè)計(jì)工程師的紅寶書！”這是我的第一反應(yīng)。書中以Allegro PCB設(shè)計(jì)軟件平臺使用為架構(gòu)，PCB基礎(chǔ)設(shè)計(jì)知識介紹為輔助，并結(jié)合一博科技公司成功的實(shí)踐流程、理念、經(jīng)驗(yàn)積累，圖文并茂，將PCB如何成功設(shè)計(jì)交付完整系統(tǒng)地呈現(xiàn)出來。我認(rèn)為無論是對PCB設(shè)計(jì)初學(xué)者還是經(jīng)驗(yàn)豐富的高手的水平提升，本書都具有非常高的指導(dǎo)作用和參考價(jià)值。有幸與本書的陳蘭兵先生、湯昌茂先生以及其他所有的作者相識多年，他們在PCB設(shè)計(jì)這個(gè)行業(yè)上均至少奮斗了十幾年，常常為極具挑戰(zhàn)和代表性的PCB提供設(shè)計(jì)工程解決方案。在繁忙的本職工作之余，精心打造本書，這是他們的心血結(jié)晶，也是對PCB設(shè)計(jì)行業(yè)的一種分享和回饋。推薦此書給有志于PCB設(shè)計(jì)領(lǐng)域的廣大讀者，通過此書打開一扇門，充實(shí)和夯實(shí)中國PCB設(shè)計(jì)師隊(duì)伍，共同迎接世界級的挑戰(zhàn)！IPC設(shè)計(jì)師理事會中國分會主席黃文強(qiáng)2012年5月于深圳　　　　　　　　　　　　　　前言1936年奧地利人保羅愛斯勒（Paul Eisler）第一個(gè)在收音機(jī)裝置內(nèi)實(shí)現(xiàn)了印制電路板，從而奠定了當(dāng)今印制電路板的制造基礎(chǔ)。在這四分之三個(gè)世紀(jì)的發(fā)展過程中，隨著新材料、新工藝的不斷應(yīng)用，相應(yīng)的制造技術(shù)越來越成熟，在解決高密度互連和嵌入式元器件的實(shí)現(xiàn)后，似乎走到一個(gè)瓶頸階段，而綠色環(huán)保成為當(dāng)今關(guān)注的主題，但是整個(gè)印制電路板設(shè)計(jì)技術(shù)和方法卻面臨更多的挑戰(zhàn)。21世紀(jì)進(jìn)入了高度信息化社會，在產(chǎn)業(yè)中印制電路板是一個(gè)不可缺少的重要支柱。印制電路板是電子元器件的唯一支撐體，電子信息領(lǐng)域中的一切互連和裝備必須依賴印制電路板得以實(shí)現(xiàn)。傳統(tǒng)印制電路板設(shè)計(jì)是以電路原理圖為基礎(chǔ)，實(shí)現(xiàn)電路設(shè)計(jì)者所需要的連接和實(shí)現(xiàn)功能。而當(dāng)今電子設(shè)備要求高性能化、多功能化和小型化，高速大容量電路設(shè)計(jì)、低功耗設(shè)計(jì)和高密度互連設(shè)計(jì)變得更加重要，從而融合多學(xué)科的印制電路板設(shè)計(jì)技術(shù)成為高端電子產(chǎn)品最關(guān)鍵技術(shù)之一，成為整個(gè)產(chǎn)品開發(fā)設(shè)計(jì)的一個(gè)重要環(huán)節(jié)。因此印制電路板不是畫出來的，是基于產(chǎn)品功能和性能要求而設(shè)計(jì)出來的，在實(shí)現(xiàn)產(chǎn)品功能和降低成本的同時(shí)，也更加注重可制造性、可測試性和可靠性設(shè)計(jì)。尤其是近代EDA設(shè)計(jì)工具的發(fā)展，不斷豐富和完善印制電路板設(shè)計(jì)理念和方法，從而把部分印制電路板設(shè)計(jì)工作提到原理圖設(shè)計(jì)的前面，成為產(chǎn)品的系統(tǒng)級設(shè)計(jì)的一部分，這使印制電路板設(shè)計(jì)變得更加復(fù)雜，也顯得更加重要。另一個(gè)重要的趨勢是芯片、封裝和印制電路板的協(xié)同設(shè)計(jì)，從而形成緊密配合的硬件設(shè)計(jì)和物理實(shí)現(xiàn)的產(chǎn)業(yè)鏈。專業(yè)的設(shè)計(jì)團(tuán)隊(duì)同時(shí)還面臨不斷縮短的設(shè)計(jì)周期壓力，從而推動印制電路板設(shè)計(jì)從個(gè)人設(shè)計(jì)向平臺建設(shè)的發(fā)展，印制電路板設(shè)計(jì)平臺的建設(shè)也變得更加重要。回憶中國印制電路板走過的歷程，今天它已在世界印制電路板發(fā)展史上寫下了光輝的一頁。2010年中國印制電路板產(chǎn)值近300億美元，幾乎占全球一半的市場份額，已經(jīng)成為全球印制電路板第一生產(chǎn)大國。而更重要的是，隨著本土通信、消費(fèi)電子產(chǎn)品公司在全球的市場飛速突破，以及全球化設(shè)計(jì)發(fā)展的推動，中國已經(jīng)成為全球的印制電路板設(shè)計(jì)中心，這將推動整個(gè)行業(yè)的技術(shù)發(fā)展和設(shè)計(jì)水平提升。本書基于Cadence Allegro最新的設(shè)計(jì)平臺，通過設(shè)計(jì)行業(yè)相關(guān)專家的經(jīng)驗(yàn)分享、實(shí)例剖析，詳細(xì)介紹了整個(gè)印制電路設(shè)計(jì)的各個(gè)環(huán)節(jié)，以期對提高整個(gè)行業(yè)的設(shè)計(jì)水平有所幫助，可供廣大設(shè)計(jì)工程師參考。在此也特別對Cadence和一博科技的大力支持表示感謝！本書第1~6、8~12、14、16、17章節(jié)由一博科技的吳均、湯昌茂以及一博科技相關(guān)技術(shù)專家主持編寫，第13章及第15章的部分內(nèi)容由周佳永編寫，第7、18、19章、附錄及15章的部分內(nèi)容由王輝編寫。在本書的編寫過程中，第7章使用了系列叢書中《Allegro系統(tǒng)級封裝設(shè)計(jì)》中黃冕編寫的內(nèi)容，在此內(nèi)容基礎(chǔ)上添加了PCB設(shè)計(jì)常用的電氣規(guī)則約束。第15章的PCB設(shè)計(jì)高級技巧中關(guān)于Ravel語言部分，由Cadence全球服務(wù)部門的單堅(jiān)編寫。這一部分也是Cadence進(jìn)行二次編程的關(guān)鍵改變，讓二次開發(fā)變得更加簡單，有興趣的工程師可以看一下。第18章小型化部分的分類資料由沈宣江提供。第19章射頻設(shè)計(jì)，主要資料及審核由Cadence研發(fā)總部專家肖定如完成。本書可以說是一本綜合使用Allegro PCB Editor的參考書，隨書附帶了一張光盤，主要是書中用的實(shí)驗(yàn)數(shù)據(jù)和由庫源電氣提供的使用視頻，還提供了由北京耀創(chuàng)和東好科技提供的一些使用文檔。由于時(shí)間有限，書中可能有些不足的地方，歡迎廣大讀者指正，郵箱地址為sip.apd@gmail.com。陳蘭兵2012年春于上海

內(nèi)容概要

　　本書基于Cadence
Allegro最新的設(shè)計(jì)平臺，通過設(shè)計(jì)行業(yè)相關(guān)專家的經(jīng)驗(yàn)分享、實(shí)例剖析，詳細(xì)介紹了整個(gè)印刷電路設(shè)計(jì)的各個(gè)環(huán)節(jié)，以期對提高整個(gè)行業(yè)的設(shè)計(jì)水平有所幫助。
　　本書最大的特點(diǎn)是介紹了Cadence
Allegro平臺下對于PCB設(shè)計(jì)所有的工具，既對基本的PCB設(shè)計(jì)工具進(jìn)行介紹，也結(jié)合了最新的工具，例如，全局布線環(huán)境（GRE）、射頻設(shè)計(jì)、團(tuán)隊(duì)協(xié)同設(shè)計(jì)等。本書也介紹了Cadence最新的設(shè)計(jì)方法，例如，任意角度布線和針對最新的Intel的Romely平臺下BGA弧形布線的支持，以及最新的埋阻、埋容的技術(shù)。

作者簡介

吳均，高速PCB設(shè)計(jì)公司——一博科技副總經(jīng)理兼研發(fā)總監(jiān)，15年高速PCB設(shè)計(jì)與仿真經(jīng)驗(yàn)，擅長IT通信設(shè)備的高速PCB設(shè)計(jì)與SI、PI仿真，曾在深圳、北京、上海、成都主講多場《高速電路設(shè)計(jì)的挑戰(zhàn)與解決方案》，受到業(yè)內(nèi)人士的廣泛贊譽(yù)。 王輝，Cadence SPB平臺中國區(qū)技術(shù)經(jīng)理，主要負(fù)責(zé)Cadence公司的封裝、系統(tǒng)級封裝、PCB、信號完整性工具的技術(shù)支持，17年的Cadence工具使用經(jīng)驗(yàn)。 周佳永，蘇州芯禾電子有限公司設(shè)計(jì)服務(wù)部門經(jīng)理，在PCB測試和高速PCB仿真方面有多年的經(jīng)驗(yàn)。曾先后在Cadence分別擔(dān)任過SPB AE和設(shè)計(jì)部門的經(jīng)理。

書籍目錄

第1章　PCB設(shè)計(jì)介紹
1.1　PCB設(shè)計(jì)的發(fā)展趨勢
1.1.1　PCB的歷史
1.1.2　PCB設(shè)計(jì)的發(fā)展趨勢
1.2　PCB設(shè)計(jì)流程簡介
1.3　高級PCB設(shè)計(jì)工程師的必備知識
1.4　基于Cadence平臺的PCB設(shè)計(jì)
第2章　Allegro SPB平臺簡介
2.1　Cadence PCB設(shè)計(jì)解決方案
2.1.1　PCB Editor技術(shù)
2.1.2　高速設(shè)計(jì)
2.1.3　小型化
2.1.4　設(shè)計(jì)規(guī)劃與布線
2.1.5　模擬/射頻設(shè)計(jì)
2.1.6　團(tuán)隊(duì)協(xié)作設(shè)計(jì)
2.1.7　PCB Autorouter技術(shù)
2.2　Allegro SPB 軟件安裝
第3章　原理圖和PCB交互設(shè)計(jì)
3.1　OrCAD Capture平臺簡介
3.2　OrCAD Capture平臺原理圖設(shè)計(jì)流程
3.2.1　OrCAD Capture設(shè)計(jì)環(huán)境
3.2.2　創(chuàng)建新項(xiàng)目
3.2.3　放置器件并連接
3.2.4　器件命名和設(shè)計(jì)規(guī)則檢查
3.2.5　跨頁連接
3.2.6　網(wǎng)表和Bom
3.3　OrCAD Capture平臺原理圖設(shè)計(jì)規(guī)范
3.3.1　器件、引腳、網(wǎng)絡(luò)命名規(guī)范
3.3.2　確定封裝
3.3.3　關(guān)于改板時(shí)候的器件名問題
3.3.4　原理圖可讀性與布局
3.4　正標(biāo)與反標(biāo)
3.5　設(shè)計(jì)交互
第4章　PCB Editor設(shè)計(jì)環(huán)境和設(shè)置
4.1　Allegro SPB工作界面
4.1.1　工作界面與產(chǎn)品說明
4.1.2　選項(xiàng)面板
4.2　Allegro SPB參數(shù)設(shè)置
4.3　Allegro SPB環(huán)境設(shè)置
第5章　封裝庫的管理和設(shè)計(jì)方法
5.1　PCB封裝庫簡介
5.2　PCB封裝命名規(guī)則
5.3　PCB封裝創(chuàng)建方法實(shí)例
5.3.1　創(chuàng)建焊盤庫
5.3.2　用Pad Designer 制作焊盤
5.3.3　手工創(chuàng)建PCB封裝
5.3.4　自動創(chuàng)建PCB封裝
5.3.5　封裝實(shí)例以及高級技巧
5.4　PCB封裝庫管理
第6章　PCB設(shè)計(jì)前處理
6.1　PCB設(shè)計(jì)前處理概述
6.2　網(wǎng)表調(diào)入
6.2.1　封裝庫路徑的指定
6.2.2　Allegro Design Authoring/Capture CIS網(wǎng)表調(diào)入
6.2.3　第三方網(wǎng)表
6.3　建立板框
6.3.1　手動繪制板框
6.3.2　導(dǎo)入DXF格式的板框
6.4　添加禁布區(qū)
6.5　MCAD-ECAD 協(xié)同設(shè)計(jì)
6.5.1　第一次導(dǎo)入Baseline的機(jī)械結(jié)構(gòu)圖
6.5.2　設(shè)計(jì)過程中的機(jī)械結(jié)構(gòu)修改
6.5.3　設(shè)計(jì)結(jié)束后建立新的基準(zhǔn)（Re-Baseline）
第7章　約束管理器
7.1　約束管理器（Constraint Manager）介紹
7.2　物理約束（Physical Constraint）與間距約束（Spacing Constraint）
7.2.1　Physical約束和Spacing約束介紹
7.2.2　建立Net Class
7.2.3　為Class添加對象（Assigning Objects to Classes）
7.2.4　設(shè)置Physical約束的Default規(guī)則
7.2.5　建立擴(kuò)展Physical約束
7.2.6　為Net Class添加Physical約束
7.2.7　設(shè)置Spacing約束的Default規(guī)則
7.2.8　建立擴(kuò)展Spacing約束
7.2.9　為Net Class添加Spacing約束
7.2.10　建立Net Class-Class間距規(guī)則
7.2.11　層間約束（Constraints By Layer）
7.2.12　Same Net Spacing約束
7.2.13　區(qū)域約束
7.2.14　Net屬性
7.2.15　Component屬性和Pin屬性
7.2.16　DRC工作表
7.2.17　設(shè)計(jì)約束
7.3　實(shí)例：設(shè)置物理約束和間距約束
7.3.1　Physical約束設(shè)置
7.3.2　Spacing約束設(shè)置
7.4　電氣約束（Electrical Constraint）
7.4.1　Electrical約束介紹
7.4.2　Wiring工作表
7.4.3　Impedance工作表
7.4.4　Min/Max Propagation Delays工作表
7.4.5　Relative Propagation Delay工作表
7.4.6　Total Etch Length工作表
7.4.7　Differential Pair工作表
7.5　實(shí)例：建立差分線對
第8章　PCB布局
8.1　PCB布局要求
8.2　PCB布局思路
8.2.1　接口器件，結(jié)構(gòu)定位
8.2.2　主要芯片布局
8.2.3　電源模塊布局
8.2.4　細(xì)化布局
8.2.5　布線通道、電源通道評估
8.2.6　EMC、SI、散熱設(shè)計(jì)
8.3　布局常用指令
8.3.1　擺放元件
8.3.2　按照Room放置器件
8.3.3　按照Capture CIS原理圖頁面放置器件
8.3.4　布局準(zhǔn)備
8.3.5　手動布局
8.4　其他布局功能
8.4.1　導(dǎo)出元件庫
8.4.2　更新元件（Update Symbols）
8.4.3　過孔陣列（Via Arrays）
8.4.4　模塊布局和布局復(fù)用
第9章　層疊設(shè)計(jì)與阻抗控制
9.1　層疊設(shè)計(jì)的基本原則
9.1.1　PCB層的構(gòu)成
9.1.2　合理的PCB層數(shù)選擇
9.1.3　PCB層疊設(shè)置的常見問題
9.1.4　層疊設(shè)置的基本原則
9.2　層疊設(shè)計(jì)的經(jīng)典案例
9.2.1　四層板的層疊方案
9.2.2　六層板的層疊方案
9.2.3　八層板的層疊方案
9.2.4　十層板的層疊方案
9.2.5　十二層板的層疊方案
9.2.6　十四層以上單板的層疊方案
9.3　阻抗控制
9.3.1　阻抗計(jì)算需要的參數(shù)
9.3.2　利用Allegro軟件進(jìn)行阻抗計(jì)算
第10章　電源地處理
10.1　電源地處理的基本原則
10.1.1　載流能力
10.1.2　電源通道和濾波
10.1.3　直流壓降
10.1.4　參考平面
10.1.5　其他要求
10.2　電源地平面分割
10.3　電源地正片銅皮處理
10.4　電源地處理的其他注意事項(xiàng)
10.4.1　前期Fanout
10.4.2　散熱問題
10.4.3　接地方式
10.4.4　開關(guān)電源反饋線設(shè)計(jì)
第11章　PCB布線的基本原則與操作
11.1　布線概述及原則
11.1.1　布線中的DFM要求
11.1.2　布線中的電氣特性要求
11.1.3　布線中的散熱考慮
11.1.4　布線其他總結(jié)
11.2　布線規(guī)劃
11.2.1　約束設(shè)置
11.2.2　Fanout
11.2.3　布線
11.3　手動布線
11.3.1　添加走線（Add Connect）
11.3.2　布線編輯命令
11.3.3　時(shí)序等長控制
11.4　各類信號布線注意事項(xiàng)及布線技巧
第12章　全局布線環(huán)境（GRE）
12.1　GRE功能簡介
12.1.1　新一代的PCB布局布線工具
12.1.2　自動布線的挑戰(zhàn)
12.1.3　使用GRE進(jìn)行布局規(guī)劃的優(yōu)點(diǎn)
12.2　GRE高級布局布線規(guī)劃
12.2.1　GRE參數(shù)設(shè)置
12.2.2　處理Bundle
12.2.3　規(guī)劃Flow
12.2.4　規(guī)劃驗(yàn)證
12.3　高級布局布線規(guī)劃流程
12.4　高級布局布線規(guī)劃實(shí)例
第13章　PCB測試
13.1　測試方法介紹
13.2　加測試點(diǎn)的要求
13.3　加入測試點(diǎn)
13.4　測試點(diǎn)的生成步驟
第14章　后處理和光繪文件輸出
14.1　DFX概述
14.1.1　可制造性要求（DFM）
14.1.2　可裝配性要求（DFA）
14.1.3　可測試性要求（DFT）
14.2　絲?。⊿ilkscreen）
14.2.1　絲印調(diào)整
14.2.2　絲印設(shè)計(jì)常規(guī)要求
14.3　絲

章節(jié)摘錄

版權(quán)頁：   插圖：   8.2.4 細(xì)化布局 在結(jié)構(gòu)定位完成，接口器件、主要芯片、電源模塊的布局?jǐn)[放都結(jié)束之后，下一步的工作就是根據(jù)原理圖和設(shè)計(jì)要求，以每一個(gè)主芯片為中心，放置周邊電路及電阻電容等分立器件。 細(xì)化布局階段也有很多的注意要點(diǎn)，主要如下： ·一般要求按照原理圖示意的順序和設(shè)計(jì)要求去做細(xì)化布局，在第3章原理圖章節(jié)介紹了原理圖設(shè)計(jì)的可讀性和規(guī)范性。一個(gè)符合要求的原理圖，應(yīng)該能明確指示主芯片周邊元件的布局要求。 ·按照主次順序優(yōu)先級，進(jìn)行細(xì)化布局，比如時(shí)鐘處理電路（晶振、晶體、時(shí)鐘分配器等）優(yōu)先考慮。 ·電源分配系統(tǒng)的濾波也需要重視，濾波電容盡量靠近芯片管腳放置，Bulk電容要均勻放置在芯片周圍。更加嚴(yán)格的情況，需要使用Cadence的PDN軟件進(jìn)行詳細(xì)仿真，指導(dǎo)濾波電容的選擇和布局。 ·常規(guī)上，還需要考慮工藝要求及一些操作空間要求。 下面舉例說明一個(gè)BGA封裝的主芯片周圍的細(xì)化布局方法，不同的工程師都會有自己的思路，也絕對沒有一個(gè)任何場合皆行之有效的布局方法。筆者認(rèn)為，這恰恰是PCB設(shè)計(jì)的挑戰(zhàn)和樂趣所在，同樣的原理圖，交給不同的PCB設(shè)計(jì)工程師，得到的布局布線絕對是截然不同的。但是合格優(yōu)秀的PCB設(shè)計(jì)工程師，都具備理解電路要求，熟練地綜合運(yùn)用各種周邊知識的能力，來實(shí)現(xiàn)符合要求的PCB設(shè)計(jì)。 提示 所有的舉例，都是提出一種筆者認(rèn)為可行的設(shè)計(jì)方案，絕對不是唯一正確的方案，更像是一種拋磚引玉，大家如果有更好的設(shè)計(jì)思路，歡迎交流。（這些話在后面的舉例之前不再贅述了，舉例中有不合理的地方，也懇請廣大讀者指正。） 筆者一直認(rèn)為，PCB設(shè)計(jì)經(jīng)常需要抓住主要問題，解決了這些關(guān)鍵問題，就能實(shí)現(xiàn)一個(gè)成功的設(shè)計(jì)。細(xì)化布局也是一樣，需要按照電路的重要性進(jìn)行排序，優(yōu)先考慮重要性級別比較高的。 首先，原理圖中找出關(guān)鍵信號及相應(yīng)的附屬電路，布局時(shí)線要盡可能短且順暢。 其次，鎖相環(huán)電源電路（參考電源電路），以及其他電源的濾波性質(zhì)的電路，在布局時(shí)盡量靠近芯片引腳放置。 再次，信號線的匹配電阻及上下拉電阻位置合理。 最后，保證BGA等周圍合適的返修空間和確認(rèn)芯片是否需要加裝散熱片，并且周邊器件布局均勻、整齊、緊湊，高低器件分布適當(dāng)。 8.2.5布線通道、電源通道評估 布局和布線是密切相關(guān)的，在布局時(shí)就需要考慮布線通道和電源通道的可實(shí)現(xiàn)性。 1.布線通道評估 影響布線通道的因素有：關(guān)鍵芯片的物理位置及層疊設(shè)計(jì)的布線層數(shù)。在放置主要芯時(shí)，先明晰信號流向，盡量把關(guān)鍵信號的引線縮短，并且避免與其他關(guān)鍵信號交叉。在高速信號線通道的路徑上避免布置其他電路元件，盡量使高速線的布線通道比較通暢。

編輯推薦

《電子設(shè)計(jì)自動化叢書?Cadence印刷電路板設(shè)計(jì):Allegro PCB Editor設(shè)計(jì)指南》適合從事從PCB設(shè)計(jì)的工程師參考學(xué)習(xí)。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    Cadence印刷電路板設(shè)計(jì) PDF格式下載

---