基于Quartus Ⅱ的VHDL數(shù)字系統(tǒng)設(shè)計入門與應(yīng)用實例

前言

隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計方法發(fā)生了深刻的變化。傳統(tǒng)的搭積木式的方法已經(jīng)不能適用于現(xiàn)代數(shù)字系統(tǒng)設(shè)計的要求，這就迫切需要一種新的設(shè)計方法以適應(yīng)現(xiàn)代數(shù)字系統(tǒng)的設(shè)計。EDA技術(shù)本身在不斷發(fā)展，功能不斷強大，不僅電路設(shè)計仿真需要借助EDA技術(shù)，系統(tǒng)級設(shè)計、綜合、芯片版圖驗證等都離不開EDA技術(shù)。因此，EDA技術(shù)在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中起到舉足輕重的作用。而應(yīng)用最為廣泛的復(fù)雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA來實現(xiàn)數(shù)字系統(tǒng)設(shè)計，也是目前應(yīng)用EDA技術(shù)設(shè)計數(shù)字系統(tǒng)的潮流。因此可以基于高性能的CPLD和FPGA器件，通過硬件描述語言VHDL描述數(shù)字系統(tǒng)，再應(yīng)用主流EDA軟件工具來實現(xiàn)現(xiàn)代數(shù)字系統(tǒng)，這樣才能使電子系統(tǒng)向速度更快、體積更小、穩(wěn)定性更高的方向發(fā)展。全書共分為9章，其中第1章介紹了現(xiàn)代數(shù)字系統(tǒng)、EDA技術(shù)及可編程邏輯器件的基礎(chǔ)知識。第2章主要介紹了數(shù)字集成開發(fā)軟件Quartus Ⅱ的設(shè)計流程、設(shè)計方法，并結(jié)合實例介紹了Quartus Ⅱ的基本操作。第3章主要介紹了硬件描述語言VHDL的編程基礎(chǔ)，包括VHDL程序的基本結(jié)構(gòu)、VHDL的基本語言要素、VHDL的順序語句和并行語句，以及子程序和VHDL的描述風(fēng)格等。第4章結(jié)合仿真工具ModelSim的具體實例來介紹VHDL數(shù)字電路的仿真。第5章和第6章分別介紹了組合邏輯電路VHDL的程序設(shè)計和時序邏輯電路程序設(shè)計。第7章介紹了有限狀態(tài)機的設(shè)計與實現(xiàn)。第8章主要介紹了基于VHDL常見功能模塊的實現(xiàn)，包括按鍵消抖電路、循環(huán)冗余校驗?zāi)K、序列檢測器及LED數(shù)碼管顯示控制器設(shè)計。第9章介紹了基于自頂向下設(shè)計方法的幾個典型數(shù)字系統(tǒng)的實例，包括數(shù)字時鐘、數(shù)字頻率計、簡易多功能信號發(fā)生器、洗衣機控制系統(tǒng)及二進制振幅鍵控(ASK)調(diào)制器與解調(diào)器。本書在教學(xué)實踐的基礎(chǔ)上編寫，突出實用性、強調(diào)實踐性。在內(nèi)容的前后安排上由淺入深，由易到難。讀者不僅可以在理論上掌握現(xiàn)代數(shù)字系統(tǒng)的設(shè)計流程和方法，而且可以結(jié)合具體實例利用EDA工具進行數(shù)字系統(tǒng)設(shè)計。在每章后面均附有思考與練習(xí)，以便于讀者更好地理解和消化所學(xué)知識，相信會為讀者的學(xué)習(xí)和工作帶來一定的幫助。本書可以作為高等院校電子信息工程、電子科學(xué)與技術(shù)、自動化等電子類相關(guān)領(lǐng)域的本科生和研究生的參考書，同時也適用于從事數(shù)字電路系統(tǒng)設(shè)計的科研工程技術(shù)人員。本書由張鵬南主持編寫并制定大綱。其中第1、2、3、6章及附錄由張鵬南編寫，第4、5章由夏洪洋編寫，第7章由梁燕華編寫，第8、9章由孫宇編寫。全書由張鵬南統(tǒng)稿。參加本書編寫的還有宋一兵、王獻紅、李文秋、張洪信、張軒、管殿柱等。在本書的編寫過程中，黑龍江科技學(xué)院的穆秀春老師對書稿提出了寶貴的建議和意見，在此表示由衷的感謝！由于編者水平有限，書中難免有紕漏和欠妥之處，懇請廣大讀者批評指正。

內(nèi)容概要

　　《基于quartus
ⅱ的vhdl數(shù)字系統(tǒng)設(shè)計入門與應(yīng)用實例》從實際角度出發(fā)，系統(tǒng)介紹了數(shù)字系統(tǒng)設(shè)計的相關(guān)知識，其主要內(nèi)容包括eda技術(shù)、fpga／cpld器件、硬件描述語言vhdl設(shè)計基礎(chǔ)及實例說明、quartus
ii數(shù)字集成軟件和modelsim仿真軟件的基本操作。通過對常用數(shù)字系統(tǒng)功能模塊設(shè)計以及典型數(shù)字系統(tǒng)分析和驗證，來提高讀者的實踐能力和工程設(shè)計能力。
　　《基于quartus
ⅱ的vhdl數(shù)字系統(tǒng)設(shè)計入門與應(yīng)用實例》突出實用性、強調(diào)實踐性，書中的實例豐富，具有代表性，而且這些實例基本都經(jīng)過了實踐檢驗。在內(nèi)容上，深入淺出、語言流暢、圖文并茂、通俗易懂。本書適于電子信息工程、電子科學(xué)與技術(shù)、自動化等相關(guān)領(lǐng)域的科研和工程技術(shù)人員閱讀，也可作為高等學(xué)校相關(guān)專業(yè)的教學(xué)用書。

書籍目錄

第1章?緒論
1.1?現(xiàn)代數(shù)字系統(tǒng)
1.2?eda技術(shù)
1.3?cpld與fpga器件
1.4?思考與練習(xí)
第2章?quartusⅱ開發(fā)軟件
2.1?quartusⅱ概述
2.2?quartusⅱ設(shè)計流程
2.3?quartusⅱ軟件的使用
2.4?quartusⅱ設(shè)計實例
2.5?思考與練習(xí)
第3章?硬件描述語言vhdl編程基礎(chǔ)
3.1?vhdl概述
3.2?vhdl程序的基本結(jié)構(gòu)
3.3?vhdl的基本要素
3.4?順序語句
3.5?并行語句
3.6?子程序
3.7?vhdl的描述風(fēng)格
3.8?思考與練習(xí)
第4章?vhdl數(shù)字電路的仿真
4.1?vhdl仿真概述
4.2?vhdl測試平臺
4.3?modelsim簡介
4.4?思考與練習(xí)
第5章?組合邏輯電路vhdl程序設(shè)計
5.1?組合邏輯電路概述
5.2?基本門電路
5.3?編碼器和譯碼器
5.4?多路選擇器與多路分配器
5.5?數(shù)值比較器
5.6?加法器
5.7?乘法器
5.8?其他組合邏輯電路
5.9?綜合實例
5.10?思考與練習(xí)
第6章?時序邏輯電路vhdl程序設(shè)計
6.1?時序邏輯電路概述
6.2?觸發(fā)器
6.3?寄存器
6.4?計數(shù)器
6.5?分頻器
6.6?其他時序邏輯電路
6.7?綜合實例
6.8?思考與練習(xí)
第7章?有限狀態(tài)機的設(shè)計與實現(xiàn)
7.1?有限狀態(tài)機的概述
7.2?一般有限狀態(tài)機的設(shè)計
7.3?moore型有限狀態(tài)機的設(shè)計
7.4?mealy型有限狀態(tài)機的設(shè)計
7.5?思考與練習(xí)
第8章?常用功能模塊的vhdl實現(xiàn)
8.1?按鍵消抖電路的設(shè)計
8.2?循環(huán)冗余校驗(crc)模塊的設(shè)計
8.3?序列檢測器的設(shè)計
8.4?led數(shù)碼管顯示控制器的設(shè)計
8.5?思考與練習(xí)
第9章?數(shù)字系統(tǒng)的設(shè)計實例
9.1?簡易數(shù)字鐘的設(shè)計
9.2?數(shù)字頻率計的設(shè)計
9.3?簡易多功能信號發(fā)生器的設(shè)計
9.4?洗衣機控制系統(tǒng)的設(shè)計
9.5?二進制振幅鍵控(ask)調(diào)制器與解調(diào)器的設(shè)計
9.6?思考與練習(xí)
附錄a?vhdl關(guān)鍵字及標(biāo)準(zhǔn)庫文件
附錄b?常用的fpga開發(fā)工具
參考文獻

章節(jié)摘錄

版權(quán)頁：插圖：1.2  EDA技術(shù)電子設(shè)計自動化（Electronic Design Automation，EDA）是指利用計算機完成電子系統(tǒng)的設(shè)計。它經(jīng)歷了計算機輔助設(shè)計（Computer Assist Design，CAD）、計算機輔助工程設(shè)計（Computer Assist Engineering，CAE）  和電子設(shè)計自動化（Electronic Design Automation，EDA）3個階段。EDA技術(shù)在硬件方面融合了集成電路制造技術(shù)、IC版圖設(shè)計技術(shù)、ASIC測試、封裝技術(shù)及CPLD/FPGA技術(shù)等；在計算機輔助工程方面融合了計算機輔助設(shè)計CAD技術(shù)、計算機輔助制造CAM技術(shù)、計算機輔助測試CAT技術(shù)及多種計算機語言的設(shè)計概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如數(shù)字電路設(shè)計理論、數(shù)字信號處理技術(shù)、系統(tǒng)建模和優(yōu)化技術(shù)等。EDA技術(shù)涉及面廣，內(nèi)容豐富，已經(jīng)成為電子技術(shù)領(lǐng)域中極其重要的組成部分。1.EDA技術(shù)的主要內(nèi)容EDA技術(shù)主要包括3個方面內(nèi)容：可編程邏輯器件、硬件描述語言和軟件開發(fā)工具。1）可編程邏輯器件可編程邏輯器件（PLD）是一種由用戶編程以實現(xiàn)某些邏輯功能的新型器件。可編程邏輯器件從20世紀(jì)70年代發(fā)展到現(xiàn)在，在結(jié)構(gòu)、工藝、集成度、速度及性能方面不斷地改進和提高，已由最初的簡單低密度PLD發(fā)展到如今的復(fù)雜高密度PLD，目前已經(jīng)能夠支持在一個芯片上集成一個完整的系統(tǒng)。本書將在1.3節(jié)詳細(xì)介紹。2）硬件描述語言硬件描述語言（HDL）是一種用文本形式來描述和設(shè)計電路的語言。設(shè)計者可以利用硬件描述語言來描述自己的設(shè)計，然后利用EDA工具進行綜合和仿真，最后變成某種目標(biāo)文件，再利用ASIC或FPGA具體實現(xiàn)。利用硬件描述語言進行電子系統(tǒng)設(shè)計可以提高效率，增加開發(fā)成果的可繼承性并縮短開發(fā)時間。采用硬件描述語言來設(shè)計硬件電路既適用于小批量產(chǎn)品生產(chǎn)開發(fā)，也適用于大批量產(chǎn)片的研制，因而得到了廣泛的應(yīng)用。Verilog HDL和VHDL都是應(yīng)用于電路設(shè)計的硬件描述語言，并且都已經(jīng)成為IEEE的標(biāo)準(zhǔn)，兩者各自都有自己的優(yōu)點和特點。本書主要介紹VHDL語言。3）軟件開發(fā)工具EDA軟件開發(fā)工具是EDA技術(shù)強有力的支持?，F(xiàn)代數(shù)字系統(tǒng)的方案設(shè)計與驗證、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由EDA工具一體化來完成。2.EDA軟件開發(fā)工具所謂EDA軟件開發(fā)工具是指以工作站或高檔計算機為基本工作平臺，利用計算機圖形學(xué)、拓?fù)溥壿媽W(xué)、計算數(shù)學(xué)和人工智能等多種應(yīng)用學(xué)科的最新成果而開發(fā)出來的一套軟件工具。一般EDA開發(fā)軟件包括集成的FPGA/CPLD開發(fā)工具、設(shè)計輸入工具、邏輯綜合器、仿真器、檢查/分析工具及布局布線工具等。1）集成的FPGA/CPLD開發(fā)工具  集成的FPGA/CPLD開發(fā)工具是由FPGA/CPLD芯片生產(chǎn)廠家提供的，這些工具可以完成從設(shè)計輸入、邏輯綜合、模擬仿真到適配下載等全部工作。如Altera公司的MAX+PLUSⅡ、QuanusⅡ軟件及Xilinx公司的ISE工具。2）設(shè)計輸入工具設(shè)計輸入工具的主要功能是對設(shè)計輸入進行圖形或文本等方面的編輯操作，它通常包括圖形編輯器和文本編輯器。圖形編輯器用來編輯表示器件的幾何圖形、電子系統(tǒng)的框圖及原理圖等；文本編輯器在系統(tǒng)上用來編輯電子系統(tǒng)的描述語言，在其他層次上用來編輯電路的硬件描述語言文本。3）邏輯綜合器邏輯綜合器能夠自動完成將設(shè)計者在EDA平臺上編輯輸入的HDL文本、原理圖或狀態(tài)圖描述，依據(jù)給定的硬件結(jié)構(gòu)和約束控制條件進行編譯、優(yōu)化和轉(zhuǎn)換，最終獲得門級電路甚至更低層的電路描述網(wǎng)表文件的過程。

編輯推薦

《基于Quartus 2的VHDL數(shù)字系統(tǒng)設(shè)計入門與應(yīng)用實例》編輯推薦：“卓越工程師培養(yǎng)計劃”旨在培養(yǎng)、造就創(chuàng)新能力強、適應(yīng)社會發(fā)展需要的高質(zhì)量工程技術(shù)人才，全面提高工程教育人才培養(yǎng)質(zhì)量，為國家走新型工業(yè)化發(fā)展道路、建設(shè)創(chuàng)新型國家和人才強國戰(zhàn)略服務(wù)。隨著微電子技術(shù)和計算機技術(shù)的快速發(fā)展，數(shù)字系統(tǒng)的設(shè)計方法發(fā)生了深刻變化。傳統(tǒng)的搭積木式的設(shè)計方法已經(jīng)無法滿足現(xiàn)代數(shù)字系統(tǒng)設(shè)計的要求，利用復(fù)雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA來實現(xiàn)數(shù)字系統(tǒng)設(shè)計業(yè)已成為必然趨勢。只有基于高性能的CPLD/FPGA器件，通過硬件描述語言VHDL來描述數(shù)字系統(tǒng)，再利用EDA軟件工具來實現(xiàn)系統(tǒng)設(shè)計，這樣才能使電子系統(tǒng)向速度更快、體積更小、穩(wěn)定性更高的方向發(fā)展?！痘赒uartus 2的VHDL數(shù)字系統(tǒng)設(shè)計入門與應(yīng)用實例》適于電子信息工程、電子科學(xué)與技術(shù)、自動化等相關(guān)領(lǐng)域的科研和工程技術(shù)人員閱讀，也可作為高等學(xué)校相關(guān)專業(yè)的教學(xué)用書。

圖書封面

評論、評分、閱讀與下載

---

    基于Quartus Ⅱ的VHDL數(shù)字系統(tǒng)設(shè)計入門與應(yīng)用實例 PDF格式下載

---