Cadence高速電路板設計與實踐

內容概要

　　本書以Cadence Allegro SPB
16.5為基礎，從設計實踐的角度出發(fā)，以具體電路為范例，以PCB設計正常設計流程為順序，由淺入深地講解了元器件建庫、原理圖設計、布局、布線、規(guī)則設置、后處理等PCB設計的全過程。內容包括原理圖輸入及元器件數(shù)據(jù)集成管理環(huán)境的使用，PCB設計工具的使用，以及后期電路設計處理需要掌握的各項技能等。

書籍目錄

第1章 Cadence Allegro SPB 16.5簡介
1.1 概述
1.2 功能特點
1.3 設計流程
1.4 Cadence Allegro SPB 16.5新功能介紹
第2章 Capture原理圖設計工作平臺
2.1 Design Entry CIS軟件功能介紹
2.2 原理圖工作環(huán)境
2.3 設置圖紙參數(shù)
2.4 設置打印屬性
第3章 制作元器件及創(chuàng)建元器件庫
3.1 創(chuàng)建單個元器件
3.1.1 直接新建元器件
3.1.2 用電子表格新建元器件
3.2 創(chuàng)建復合封裝元器件
3.3 大元器件的分割
3.4 創(chuàng)建其他元器件
習題
第4章 創(chuàng)建新設計
4.1 原理圖設計規(guī)范
4.2 Capture基本名詞術語
4.3 建立新項目
4.4 放置元器件
4.4.1 放置基本元器件
4.4.2 對元器件的基本操作
4.4.3 放置電源和接地符號
4.4.4 完成元器件放置
4.5 創(chuàng)建分級模塊
4.6 修改元器件序號與元器件值
4.7 連接電路圖
4.8 標題欄的處理
4.9 添加文本和圖像
習題
第5章 PCB設計預處理
5.1 編輯元器件的屬性
5.2 Capture到Allegro PCB Editor的信號屬性分配
5.3 建立差分對
5.4 Capture中總線（Bus）的應用
5.5 原理圖繪制后續(xù)處理
5.5.1 設計規(guī)則檢查
5.5.2 為元器件自動編號
5.5.3 回注（Back Annotation）
5.5.4 自動更新元器件或網絡的屬性
5.5.5 生成網絡表
5.5.6 生成元器件清單和交互參考表
5.5.7 屬性參數(shù)的輸出/輸入
習題
第6章 Allegro的屬性設置
6.1 Allegro的界面介紹
6.2 設置工具欄
6.3 定制Allegro環(huán)境
習題
第7章 焊盤制作
7.1 基本概念
7.2 熱風焊盤的制作
7.3 導通孔焊盤的制作
7.4 貼片焊盤的制作
第8章 元器件封裝的制作
8.1 封裝符號基本類型
8.2 集成電路封裝（IC）的制作
8.3 連接器（IO）封裝的制作
8.4 分立元器件（DISCRETE）封裝的制作
8.4.1 貼片的分立元器件封裝的制作
8.4.2 直插的分立元器件封裝的制作
8.4.3 自定義焊盤封裝制作
習題
第9章 PCB的建立
9.1 建立PCB
9.2 導入網絡表
習題
第10章 設置設計規(guī)則
10.1 間距規(guī)則設置
10.2 物理規(guī)則設置
10.3 設定設計約束（Design Constraints）
10.4 設置元器件/網絡屬性
習題
第11章 布局
11.1 規(guī)劃PCB
11.2 手工擺放元器件
11.3 快速擺放元器件
11.4 原理圖與Allegro交互擺放
習題
第12章 覆銅（Shape）
12.1 基本概念
12.2 為平面層建立覆銅
12.3 分割平面
12.4 分割復雜平面
12.5 雙面PCB及布線層的覆銅
習題
第13章 布線
13.1 布線的基本原則
13.2 布線的相關命令
13.3 定義布線的格點
13.4 手工布線
13.5 扇出（Fanout By Pick）
13.6 群組布線
13.7 自動布線的準備工作
13.8 自動布線
13.9 控制并編輯線
13.9.1 控制布線的長度
13.9.2 差分布線
13.9.3 高速網絡布線
13.9.4 45°角布線調整（Miter By Pick）
13.9.5 改善布線的連接
13.10 優(yōu)化布線（Gloss）
習題
第14章 后處理
14.1 重命名元器件序號
14.2 回注（Back Annotation）
14.3 文字面調整
14.4 建立絲印層
14.5 建立孔位圖
14.6 建立鉆孔文件
14.7 建立Artwork文件
14.8 輸出底片文件
14.9 瀏覽Gerber文件
習題

章節(jié)摘錄

版權頁：   插圖：   在PCB設計中，布線是完成產品設計的重要步驟，可以說前面的準備工作都是為它而做的。在整個PCB設計中，布線的設計過程限定最高、技巧最細、工作量最大。PCB布線分為單面布線、雙面布線及多層布線3種。布線的方式也有兩種，即自動布線和交互式布線。在自動布線前，可以用交互式布線預先對要求比較嚴格的網絡進行布線，輸入端與輸出端的布線應避免相鄰平行，以免產生反射干擾，必要時應加地線隔離。相鄰層的布線要互相垂直，平行布線容易產生寄生耦合。 13.1 布線的基本原則 印制電路板（PCB）設計的好壞對其抗干擾能力影響很大。因此，在進行PCB設計時，必須遵守PCB設計的基本原則，并應符合抗干擾設計的要求，使得電路獲得最佳的性能。 （1）印制導線的布設應盡可能短，在高頻回路中更應如此；同一元器件的各條地址線或數(shù)據(jù)線應盡可能保持一樣長；印制導線的拐彎應呈圓角，因為直角或尖角在高頻電路和布線密度高的情況下會影響電氣性能；雙面布線時，兩面的導線應互相垂直、斜交或彎曲布線，避免相互平行，以減小寄生耦合；作為電路的輸入和輸出用的印制導線應盡量避免相鄰平行，最好在這些導線之間加地線隔離。 （2）PCB導線的寬度應滿足電氣性能要求而又便于生產，最小寬度主要由導線與絕緣基板間的黏附強度和流過的電流值決定，但最小不宜小于0.2mm，在高密度、高精度的印制線路中，導線寬度和間距一般可取0.3mm；導線寬度在大電流情況下還要考慮其溫升，單面板實驗表明，當銅箔厚度為50μm、導線寬度為1～1.5mm、通過電流為2A時，溫升很小，一般選用1～1.5mm寬度導線就可以滿足設計要求而不致引起溫升；印制導線的公共地線應盡可能粗，通常使用大于2mm的線條，這在帶有微處理器的電路中尤為重要，因為當?shù)鼐€過細時，由于流過的電流的變化，地電位變動，微處理器時序信號的電平不穩(wěn)，會使噪聲容限劣化；在DIP封裝的IC引腳間布線，可采用10—10與12—12原則，即當兩腳間通過兩根線時，焊盤直徑可設為50mil、線寬與線距均為10mil，當兩腳間只通過一根線時，焊盤直徑可設為64mil、線寬與線距都為12mil。 （3）印制導線的間距：相鄰導線間距必須滿足電氣安全要求，而且為了便于操作和生產，間距也應盡量寬。最小間距至少要能適合承受的電壓。這個電壓一般包括工作電壓、附加波動電壓及其他原因引起的峰值電壓。如果有關技術條件允許導線之間存在某種程度的金屬殘粒，則其間距就會減小，因此設計者應把這種因素考慮進去。在布線密度較低時，信號線的間距可適當加大，對高、低電平懸殊的信號線，應盡可能縮短長度且加大間距。 （4）PCB中不允許有交叉電路，對于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決，即讓某引線從別的電阻、電容、晶體管引腳下的空隙處鉆過去，或者從可能交叉的某條引線的一端繞過去。在特殊情況下，如果電路很復雜，為簡化設計也允許用導線跨接的方法來解決交叉電路問題。

編輯推薦

《電子工程師成長之路:Cadence高速電路板設計與實踐》編輯推薦：隨著工程技術的電子化、集成化和系統(tǒng)化的迅速發(fā)展，電路設計已經進入了一個全新的時代，目前高速電路設計業(yè)已成為了電子工程技術發(fā)展的主流。而Cadence以其強大的功能和高級的繪圖效果，逐漸成為了PCB設計行業(yè)中的主導軟件。Cadence完善的集成設計系統(tǒng)和強大的功能符合高速電路設計的速度快、容量大、精度高等要求，使其成為PCB設計方面的優(yōu)秀代表。

圖書封面

評論、評分、閱讀與下載

---

    Cadence高速電路板設計與實踐 PDF格式下載

---