Cadence Concept-HDL&Allegro原理圖與電路板設(shè)計(jì)

內(nèi)容概要

本書(shū)以Cadence SPB 16．3
PCB開(kāi)發(fā)軟件為平臺(tái)，以具體電路為范例，詳盡講解基于Concept．HDL到Allegro電路板設(shè)計(jì)的全過(guò)程，包括項(xiàng)目管理、元器件原理圖符號(hào)及元器件封裝創(chuàng)建、原理圖設(shè)計(jì)(Concept—HDL)、設(shè)計(jì)約束、PCB布局與布線的規(guī)則、CAM文件輸出等電路板設(shè)計(jì)的全過(guò)程，對(duì)PCB板級(jí)設(shè)計(jì)有全面的參考和學(xué)習(xí)價(jià)值。
 本書(shū)可作為電子及相關(guān)專(zhuān)業(yè)人員學(xué)習(xí)PCB設(shè)計(jì)的教材，也可作為電子產(chǎn)品研發(fā)人員的技術(shù)參考書(shū)。

書(shū)籍目錄

第1章　簡(jiǎn)介
　1.1 概述
　1.2 功能特點(diǎn)
　1.3設(shè)計(jì)流程
　1.4 Cadence Allegro SPB新功能介紹
　1.5 進(jìn)入HDL設(shè)計(jì)界面
　1.6 Allegro PCB Editor入門(mén)
第2章　項(xiàng)目相關(guān)設(shè)置
　2.1 新建設(shè)計(jì)項(xiàng)目
　2.2 設(shè)置打印屬性
　習(xí)題
第3章　進(jìn)入設(shè)計(jì)和打包
　3.1 放置元件
　3.2 連接電路圖
　3.3 打包(Packaging)簡(jiǎn)介
　3.4 添加電容器
　3.5 創(chuàng)建附加頁(yè)
　3.6 其他指令的使用
　3.7 運(yùn)行規(guī)則檢驗(yàn)(Rules Checker)
　3.8 交叉標(biāo)注(Cross Reference)
　習(xí)題
第4章　層次圖和組的設(shè)計(jì)
　4.1 創(chuàng)建層次圖
　4.2 查看DAAMP設(shè)計(jì)
　4.3 團(tuán)隊(duì)設(shè)計(jì)(工eam Design)
　4.4　DATA設(shè)計(jì)的創(chuàng)建
　4.5 ROO／設(shè)計(jì)的創(chuàng)建
　4.6 層次圖的打包
　4.7 交叉標(biāo)注和繪制層次圖
　4.8 元件清單報(bào)告(Bill ofMaterials)
　4.9　運(yùn)行電子規(guī)則檢測(cè)
　……
第5章　設(shè)計(jì)規(guī)則的預(yù)設(shè)置
第6章　規(guī)則驅(qū)動(dòng)布局
第7章　工程變更
第8章　設(shè)計(jì)重用
第9章　PCB基礎(chǔ)及用戶(hù)界面
第10章　焊盤(pán)制作　
第11章　元件封裝的制作　
第12章　電路板的建立
第13章　設(shè)計(jì)設(shè)計(jì)約束
第14章　元件布局
第15章　高級(jí)布局
第16章　敷銅
第17章　布線及優(yōu)化
第18章　后處理
第19章　加工電路板前的準(zhǔn)備工作
第20章　差分對(duì)
第21章　添加測(cè)試點(diǎn)
第22章　Allegro其他高級(jí)功能
附錄A　利用LP Wizard制作元器件封裝
附錄B　參考原理圖

章節(jié)摘錄

版權(quán)頁(yè)：插圖：2.中處理此部分是整個(gè)電路板設(shè)計(jì)中最重要的部分。1）讀取原理圖的網(wǎng)絡(luò)表將創(chuàng)建好的網(wǎng)絡(luò)表導(dǎo)入Allegro軟件，取得元器件的相關(guān)信息。2）擺放機(jī)械圖和元器件首先擺放創(chuàng)建好的機(jī)械圖，其次擺放比較重要的或較大的元器件，如I／O端口元器件、集成電路，最后擺放小型的元器件，如電阻、電容等。3）設(shè)置電路板的層面  對(duì)于多層的印制電路板，需要添加電路板的層面，如添加VCC、GND層等。4）進(jìn)行布線（手工布線和自動(dòng)布線）  手工布線可以考慮到整個(gè)電路板的布局，使布線最優(yōu)化，缺點(diǎn)是布線時(shí)間較長(zhǎng)；自動(dòng)布線可以使布線速度加快，但會(huì)使用較多的過(guò)孔，有時(shí)自動(dòng)布線的路徑不一定是最佳的，故經(jīng)常需要把這兩種方法結(jié)合起來(lái)使用。5）放置測(cè)試點(diǎn)放置測(cè)試點(diǎn)的目的是檢查該電路板能否正常工作。3.后處理此部分是輸出電路板的最后工作。1）文字面處理為了使繪制的電路圖清晰易懂，需要對(duì)整個(gè)電路圖的元器件序號(hào)進(jìn)行重新排列，并使用Back Annotation命令，使修改的元器件序號(hào)在原理圖中也得到更新。2）底片處理  設(shè)計(jì)者必須設(shè)定每一張底片是由哪些設(shè)計(jì)層面組合而成的，再將底片的內(nèi)容輸出至文件，然后將這些文件送至印制電路板生產(chǎn)車(chē)間制作電路板。

編輯推薦

《Cadence Concept-HDL&Allegro原理圖與電路板設(shè)計(jì)》隨著工程技術(shù)的電子化、集成化和系統(tǒng)化的迅速發(fā)展，電路設(shè)計(jì)已經(jīng)進(jìn)入一個(gè)全新的時(shí)代，高速電路設(shè)計(jì)也已成為電子工程技術(shù)發(fā)展的主流，而Cadence軟件以其強(qiáng)大的功能和高級(jí)的繪圖效果，逐漸成為EDA行業(yè)的主導(dǎo)軟件?！禖adence Concept-HDL&Allegro原理圖與電路板設(shè)計(jì)》以Cadence SPB 16 3 PCB開(kāi)發(fā)軟件為平臺(tái)，以具體電路為范例，詳盡講解基于Concept HDL到Alleqro電路板設(shè)計(jì)的全過(guò)程，內(nèi)容包括項(xiàng)目管理，元器件原理圖符號(hào)及封裝創(chuàng)建，原理圖設(shè)計(jì)，設(shè)計(jì)約束，PCB布局與布線的規(guī)則，CAM文件輸出等。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    Cadence Concept-HDL&Allegro原理圖與電路板設(shè)計(jì) PDF格式下載

---