數(shù)字電路

內(nèi)容概要

　　《普通高等教育“十二五”規(guī)劃教材·電子電氣基礎(chǔ)課程規(guī)劃教材：數(shù)字電路（第2版）》是浙江省首批省級(jí)精品課程重點(diǎn)建設(shè)教材，依據(jù)電子信息科學(xué)與電氣信息類平臺(tái)課程教學(xué)基本要求編寫。全書共8章，主要內(nèi)容包括：數(shù)字電路基礎(chǔ)知識(shí)、數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)和VHDL語言簡介，集成門電路，組合邏輯電路，鎖存器、觸發(fā)器和時(shí)序邏輯電路，半導(dǎo)體存儲(chǔ)器和可編程邏輯器件，脈沖信號(hào)的產(chǎn)生與整形電路，數(shù)/模與模/數(shù)轉(zhuǎn)換器，數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)等，各章末附小結(jié)和習(xí)題，配套教學(xué)網(wǎng)站、電子課件和習(xí)題參考答案。

書籍目錄

第1章 數(shù)字邏輯基礎(chǔ)1.1 緒論1.1.1 模擬信號(hào)和數(shù)字信號(hào)1.1.2 模擬電路、數(shù)字電路和混合信號(hào)電路1.1.3 數(shù)字電路的優(yōu)點(diǎn)1.1.4 數(shù)字電路的發(fā)展及應(yīng)用1.2 數(shù)制和碼制1.2.1 數(shù)制1.2.2 碼制1.3 邏輯代數(shù)基礎(chǔ)1.3.1 基本邏輯運(yùn)算1.3.2 復(fù)合邏輯運(yùn)算1.3.3 基本公式和常用公式1.3.4 基本規(guī)則1.4 邏輯函數(shù)及其表示方法1.5 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式1.6 邏輯函數(shù)的化簡1.6.1 邏輯函數(shù)化簡的意義1.6.2 邏輯函數(shù)的公式化簡法1.6.3 邏輯函數(shù)的卡諾圖化簡法1.7 VHDL語言簡介1.7.1 VHDL的語言要素1.7.2 VHDL程序的基本結(jié)構(gòu)1.7.3 VHDL語言的句法1.7.4 常量、變量與信號(hào)1.7.5 VHDL結(jié)構(gòu)體的三種描述方法本章小結(jié)自我檢測題習(xí)題第2章 集成門電路2.1 CMOS門電路2.1.1 MOS管的開關(guān)特性2.1.2 CMOS反相器的電路結(jié)構(gòu)和工作原理2.1.3 CMOS與非門、或非門和與或非門2.1.4 CMOS門電路的電氣特性2.1.5 CMOS邏輯電路系列2.1.6 CMOS漏極開路門2.1.7 CMOS三態(tài)門2.1.8 CMOS傳輸門2.2 TTL門電路2.2.1 二極管和三極管的開關(guān)特性2.2.2 分立元件門電路2.2.3 LSTTL與非門2.2.4 LSTTL門電路的電氣特性2.2.5 TTL集電極開路門和三態(tài)門2.3 雙極型CMOS門電路2.4 集成門電路的接口本章小結(jié)自我檢測題習(xí)題第3章 組合邏輯電路3.1 組合邏輯電路的分析和設(shè)計(jì)3.1.1 組合邏輯電路的定義和特點(diǎn)3.1.2 組合邏輯電路的分析3.1.3 組合邏輯電路的設(shè)計(jì)3.2 組合邏輯電路的競爭與冒險(xiǎn)3.2.1 競爭冒險(xiǎn)及其產(chǎn)生原因3.2.2 冒險(xiǎn)現(xiàn)象的識(shí)別3.2.3 冒險(xiǎn)現(xiàn)象的消除3.3 利用Quartus II軟件的數(shù)字電路仿真3.4 常用組合邏輯電路模塊3.4.1 編碼器3.4.2 譯碼器3.4.3 數(shù)據(jù)選擇器3.4.4 數(shù)值比較器3.4.5 加法器本章小結(jié)自我檢測題習(xí)題第4章 時(shí)序邏輯電路4.1 鎖存器4.1.1 基本SR鎖存器4.1.2 鐘控SR鎖存器4.1.3 鐘控D鎖存器4.1.4 鐘控D鎖存器的動(dòng)態(tài)參數(shù)4.1.5 集成三態(tài)輸出八D鎖存器4.2 觸發(fā)器4.2.1 主從觸發(fā)器4.2.2 維持阻塞觸發(fā)器4.2.3 利用傳輸延遲的觸發(fā)器4.2.4 觸發(fā)器的動(dòng)態(tài)參數(shù)4.2.5 觸發(fā)器邏輯功能描述4.2.6 觸發(fā)器邏輯功能的轉(zhuǎn)換4.3 時(shí)序邏輯電路概述4.3.1 時(shí)序邏輯電路的定義4.3.2 時(shí)序邏輯電路的分類4.4 同步時(shí)序邏輯電路的分析4.5 同步時(shí)序邏輯電路的設(shè)計(jì)4.5.1 同步計(jì)數(shù)器的設(shè)計(jì)4.5.2 摩爾型狀態(tài)機(jī)的設(shè)計(jì)4.5.3 米里型狀態(tài)機(jī)的設(shè)計(jì)4.5.4 狀態(tài)機(jī)的VHDL語言描述4.6 異步時(shí)序邏輯電路的分析4.7 常用時(shí)序邏輯電路模塊4.7.1 計(jì)數(shù)器4.7.2 寄存器和移位寄存器本章小結(jié)自我檢測題習(xí)題第5章 大規(guī)模數(shù)字集成電路5.1 半導(dǎo)體存儲(chǔ)器5.1.1 只讀存儲(chǔ)器5.1.2 靜態(tài)隨機(jī)存取存儲(chǔ)器5.1.3 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器5.1.4 存儲(chǔ)器容量的擴(kuò)展5.2 可編程邏輯器件5.2.1 概述5.2.2 簡單可編程邏輯器件SPLD5.2.3 復(fù)雜可編程邏輯器件CPLD5.2.4 現(xiàn)場可編程門陣列FPGA本章小結(jié)自我檢測題習(xí)題第6章 脈沖波形的產(chǎn)生與整形6.1 概述6.2 施密特觸發(fā)器6.2.1 概述6.2.2 由CMOS門構(gòu)成的施密特觸發(fā)器6.2.3 施密特觸發(fā)器的應(yīng)用6.3 單穩(wěn)態(tài)觸發(fā)器6.3.1 由CMOS門構(gòu)成的微分型單穩(wěn)態(tài)觸發(fā)器6.3.2 集成單穩(wěn)態(tài)觸發(fā)器6.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用6.4 多諧振蕩器6.4.1 由CMOS門構(gòu)成的多諧振蕩器6.4.2 CMOS石英晶體振蕩器6.5 555定時(shí)器及應(yīng)用6.5.1 CMOS集成定時(shí)器7555的電路結(jié)構(gòu)和工作原理6.5.2 555定時(shí)器構(gòu)成的施密特觸發(fā)器6.5.3 555定時(shí)器構(gòu)成的多諧振蕩器6.5.4 555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器本章小結(jié)自我檢測題習(xí)題第7章 數(shù)模與模數(shù)轉(zhuǎn)換器7.1 概述7.2 D/A轉(zhuǎn)換器7.2.1 D/A轉(zhuǎn)換器的基本原理7.2.2 權(quán)電阻型D/A轉(zhuǎn)換器7.2.3 R-2R網(wǎng)絡(luò)型D/A轉(zhuǎn)換器7.2.4 權(quán)電流型D/A轉(zhuǎn)換器7.2.5 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)7.2.6 D/A轉(zhuǎn)換器的典型應(yīng)用7.3 A/D轉(zhuǎn)換器7.3.1 A/D轉(zhuǎn)換器的基本原理7.3.2 并行比較型A/D轉(zhuǎn)換器7.3.3 逐次逼近型A/D轉(zhuǎn)換器7.3.4 雙積分型A/D轉(zhuǎn)換器7.3.5 型A/D轉(zhuǎn)換器7.3.6 集成A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)和選擇原則本章小結(jié)自我檢測題習(xí)題第8章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)8.1 概述8.2 數(shù)字系統(tǒng)的自底向上設(shè)計(jì)方法8.2.1 設(shè)計(jì)題目8.2.2 數(shù)字頻率計(jì)的工作原理8.2.3 數(shù)字頻率計(jì)的設(shè)計(jì)方案8.2.4 單元電路設(shè)計(jì)8.3 數(shù)字系統(tǒng)的自頂向下設(shè)計(jì)方法8.3.1 設(shè)計(jì)題目8.3.2 相加-移位乘法器算法設(shè)計(jì)8.3.3 底層模塊功能及VHDL實(shí)現(xiàn)本章小結(jié)自我檢測題習(xí)題附錄A 常用中規(guī)模集成電路國標(biāo)符號(hào)參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電路 PDF格式下載

---