基于多核平臺(tái)的嵌入式系統(tǒng)設(shè)計(jì)方法

內(nèi)容概要

　　本書主要介紹多線程編程及其處理方法、自動(dòng)并行化程序設(shè)計(jì)、Intel的IPP性能原語用于信號(hào)處理、多核程序設(shè)計(jì)的評(píng)估和調(diào)試方法、多核平臺(tái)程序設(shè)計(jì)的任務(wù)分解和函數(shù)分解方法；線程構(gòu)建模塊的基本算法和高級(jí)算法、線程和內(nèi)存檢測(cè)工具Inspector的使用和原理、以及熱點(diǎn)分析工具Amplifier的原理和應(yīng)用等?！　”緯奶攸c(diǎn)是理論與實(shí)踐相結(jié)合，重在實(shí)踐能力的培養(yǎng)；書中有大量的源代碼可供參考?！　”緯勺鳛殡娮有畔⑾嚓P(guān)專業(yè)高年級(jí)本科生和研究生的教材?！　”緯还卜譃槿齻€(gè)部分。第一部分包括第1章到第3章，是多核軟件設(shè)計(jì)的基礎(chǔ)部分，主要講述嵌入式多核平臺(tái)的構(gòu)建模式。以及多線程程序設(shè)計(jì)方法和軟件的性能評(píng)估方法，并給出多核平臺(tái)下軟件設(shè)計(jì)的一般思路。第二部分包括第4章到第8章。是多核平臺(tái)程序設(shè)計(jì)的核心部分，主要內(nèi)容包括自動(dòng)并行化程序設(shè)計(jì)、Intel的IPP性能原語用于信號(hào)處理、線程構(gòu)建模塊、多核平臺(tái)程序設(shè)計(jì)的任務(wù)分解和函數(shù)分解方法，通過本部分的學(xué)習(xí)，讀者應(yīng)改變傳統(tǒng)的程序設(shè)計(jì)思想，逐步建立并行程序設(shè)計(jì)的基本理論和方法。。第三部分包括第9章到第11章，本部分的主要內(nèi)容是基于Intel在2009年6月份推出的全新并行程序設(shè)計(jì)Parallel studio來展開的，包括線程構(gòu)建模塊的基本算法和高級(jí)算法、線程和內(nèi)存檢測(cè)工具Inspector的使用和原理、以及熱點(diǎn)分析工具Amplifier的原理和應(yīng)用等，通過本部分的學(xué)習(xí)，讀者應(yīng)掌握并行套件的原理和使用，能自主開發(fā)出高性能的并行程序，　　本書的特點(diǎn)是基本理論與實(shí)踐環(huán)節(jié)結(jié)合，重在實(shí)踐能力的培養(yǎng)。書中有大星的源代碼供參考，圖文并茂，易于學(xué)習(xí)。

作者簡(jiǎn)介

林繼鵬，（工學(xué)博士，副教授）男，1977年出生，湖北黃岡人。1995年-2002年就讀于吉林大學(xué)儀器科學(xué)學(xué)院，2006年5月畢業(yè)于西安交通大學(xué)，目前在長(zhǎng)安大學(xué)自動(dòng)化系工作。主要感興趣的方向有：氣體分析、嵌入式系統(tǒng)、智能傳感器等。

書籍目錄

第1章 從多處理器系統(tǒng)到多核系統(tǒng)　1.1 板內(nèi)處理器間的通信　1.2 板間通信　1.3 Intel的嵌入式處理器　　1.3.1 Intel 186處理器　　1.3.2 Intel 386TM處理器　　1.3.3 Intel 486TM處理器　　1.3.4 Intel奔騰處理器　　1.3.5 Intel Pentium III處理器　　1.3.6 Intel Pentium Ⅳ處理器　　1.3.7 Penfium M處理器　　1.3.8 雙核Intel Xeon處理器　　1.3.9 應(yīng)用于嵌入式計(jì)算的英特爾酷睿2雙核處理器　　1.3.10 Quad-Core Intel Xeon Processor 5300系列　1.4 嵌入式發(fā)展趨勢(shì)和近期處理器的影響　1.5 從多CPU系統(tǒng)到多核系統(tǒng)　　1.5.1 多核處理器的產(chǎn)生原因　　1.5.2 同構(gòu)多核和異構(gòu)多核　　1.5.3 對(duì)稱多核和非對(duì)稱多核　　1.5.4 多核嵌入式處理器的優(yōu)點(diǎn)　1.6 本章小結(jié)第2章 程序性能評(píng)估方法　2.1 性能評(píng)估的方法　　2.1.1 任務(wù)粒度因子與鎖粒度因子　　2.1.2 固定式鎖競(jìng)爭(zhēng)中的加速比分析　　2.1.3 隨機(jī)鎖競(jìng)爭(zhēng)加速比分析　　2.1.4 分布式鎖競(jìng)爭(zhēng)的加速比分析　2.2 并行編程的基本概念　　2.2.1 數(shù)據(jù)并行　　2.2.2 任務(wù)并行　　2.2.3 合并數(shù)據(jù)和任務(wù)并行　　2.2.4 混合方案　　2.2.5 實(shí)現(xiàn)并行　　2.2.6 可伸縮性與加速比　2.3 本章小結(jié)第3章 多核程序設(shè)計(jì)基礎(chǔ)　3.1 多線程技術(shù)　　3.1.1 Win32　　3.1.2 多任務(wù)　　3.1.3 線程　　3.1.4 進(jìn)程　　3.1.5 應(yīng)用程序　　3.1.6 優(yōu)先級(jí)　　3.1.7 安全性　　3.1.8 線程安全　3.2 線程的構(gòu)成　　　3.2.1 線程狀態(tài)　　3.2.2 線程調(diào)度　　3.2.3 線程的切換　3.3 Win 32多線程　3.4 PTHREADS　3.5 多線程中的難題　　3.5.1 競(jìng)爭(zhēng)條件　　3.5.2 優(yōu)先級(jí)項(xiàng)置　　3.5.3 線程饑餓　　3.5.4 死鎖　　3.5.5 操作系統(tǒng)解決方案　3.6 多線程的構(gòu)想　　3.6.1 線程越多越好　　3.6.2 線程越多速度越快　　3.6.3 提高應(yīng)用程序的健壯性　　3.6.4 構(gòu)想的結(jié)論　3.7 超線程技術(shù)(Hyper-Threading)　3.8 多線程：LabVIEW　　3.8.1 執(zhí)行子系統(tǒng)　　3.8.2 運(yùn)行隊(duì)列　　3.8.3 多線程LabVIEW和的DLL　　3.8.4 線程配置的制定　3.9 LabVIEW線程數(shù)估計(jì)　　3.9.1 統(tǒng)一調(diào)用或單一子系統(tǒng)應(yīng)用　　3.9.2 多子系統(tǒng)應(yīng)用程序　　3.9.3 線程的Ⅵ優(yōu)化　　3.9.4 VI優(yōu)先權(quán)的使用　3.10 LabVIEW中的子程序　　3.10.1 高速VI　　3.10.2 LabVIEW數(shù)據(jù)類型　　3.10.3 什么時(shí)候使用子程序　3.11 本章小結(jié)第4章 自動(dòng)并行化技術(shù)第5章多核信號(hào)處理下的IPP技術(shù)第6章 Intel線程構(gòu)建模塊第7章 數(shù)據(jù)分解編程模型第8章 函數(shù)分解編程模型第9章 基于Parallel Inspector的調(diào)試技術(shù)第10章 基于Intel Parallel Amplifier的調(diào)試技術(shù)第11章 基于Intel Parallel Advisor Lite的調(diào)試技術(shù)參考文獻(xiàn)

章節(jié)摘錄

　　早前的研究主要集中在單處理器系統(tǒng)上，但隨著商業(yè)應(yīng)用和工業(yè)發(fā)展的要求，越來越多的領(lǐng)域需要使用到多片微處理器。多處理器系統(tǒng)可以將工作量分配到不同的處理器上，從而實(shí)現(xiàn)冗余、加速、模塊化甚至是簡(jiǎn)化代碼。　　使用多處理器的理由主要是由項(xiàng)目的要求決定的。如圖1一l所示，假設(shè)系統(tǒng)需要實(shí)現(xiàn)顯示、鍵盤、響應(yīng)事件、控制執(zhí)行器和與主機(jī)Host通信功能；以對(duì)Events的響應(yīng)要求為例，執(zhí)行器Actuators需要根據(jù)Events來實(shí)時(shí)做出動(dòng)作，但Events的數(shù)據(jù)量很小。如果采用單片cPu，CPI．J的處理速度必須足夠快以致對(duì)Events的開銷不會(huì)影響高速．Events的性能（如中斷），也不會(huì)因?yàn)镋vents的快速重復(fù)速率降低密集消息處理函數(shù)的數(shù)量。這樣可能會(huì)過分追求高性能的CPtJ而增加系統(tǒng)的成本。這種情況看起來并不是那么直觀：對(duì)于彼此獨(dú)立的任務(wù)群而言，每一個(gè)處理器的處理負(fù)載要比由一個(gè)處理器處理的負(fù)載小得多?！　　?/pre>








圖書封面






評(píng)論、評(píng)分、閱讀與下載



還沒讀過(77)
勉強(qiáng)可看(561)
一般般(957)
內(nèi)容豐富(3969)
強(qiáng)力推薦(325)


 


    基于多核平臺(tái)的嵌入式系統(tǒng)設(shè)計(jì)方法 PDF格式下載