集成電路制程設(shè)計(jì)與工藝仿真

內(nèi)容概要

　　
本書介紹當(dāng)代集成電路設(shè)計(jì)的系統(tǒng)級(jí)前端、布局布線后端及工藝實(shí)現(xiàn)三大環(huán)節(jié)所構(gòu)成的整體技術(shù)的發(fā)展，重點(diǎn)著眼于集成電路工藝過程的計(jì)算機(jī)仿真和計(jì)算機(jī)輔助設(shè)計(jì)，以及具體的工具軟件和系統(tǒng)的使用。本書共12章，主要內(nèi)容包括：常規(guī)集成平面工藝、集成工藝原理概要、超大規(guī)模集成工藝、一維工藝仿真綜述、工藝仿真交互設(shè)置、工藝仿真模型設(shè)置、工藝仿真模擬精度、一維工藝仿真實(shí)例、集成工藝二維仿真、二維工藝仿真實(shí)現(xiàn)、現(xiàn)代可制造性設(shè)計(jì)、可制造性設(shè)計(jì)理念，并提供電子課件和習(xí)題解答。
　　本書可作為高等學(xué)校電子科學(xué)與技術(shù)、微電子、集成電路設(shè)計(jì)等專業(yè)的教材，也可供集成電路芯片制造領(lǐng)域的工程技術(shù)人員學(xué)習(xí)參考。

書籍目錄

緒論
　0-1 半導(dǎo)體及半導(dǎo)體工業(yè)的起源
　0-2 半導(dǎo)體工業(yè)的發(fā)展規(guī)律
　0-3 半導(dǎo)體技術(shù)向微電子技術(shù)的發(fā)展
　0-4 當(dāng)代微電子技術(shù)的發(fā)展特征
　本章小結(jié)
　習(xí)題
第1章 半導(dǎo)體材料及制備
　1.1 半導(dǎo)體材料及半導(dǎo)體材料的特性
　　1.1.1 半導(dǎo)體材料的特征與屬性
　　1.1.2 ?導(dǎo)體材料硅的結(jié)構(gòu)特征
　1.2 半導(dǎo)體材料的冶煉及單晶制備
　1.3 半導(dǎo)體硅材料的提純技術(shù)
　　1.3.1 精餾提純sicl4技術(shù)及其提純裝置
　　1.3.2 精餾提純sicl4的基本原理
　1.4 半導(dǎo)體單晶材料的制備
　1.5 半導(dǎo)體單晶制備過程中的晶體缺陷
　本章小結(jié)
　習(xí)題
第2章 集成工藝及原理
　2.1 常規(guī)集成電路制造技術(shù)基礎(chǔ)
　　2.1.1 常規(guī)雙極性晶體管的工藝結(jié)構(gòu)
　　2.1.2 常規(guī)雙極性晶體管平面?藝流程
　　2.1.3 常規(guī)pn結(jié)隔離集成電路平面工藝流程
　2.2 外延生長(zhǎng)技術(shù)
　2.3 常規(guī)硅氣相外延生長(zhǎng)過程的動(dòng)力學(xué)原理
　2.4 氧化介質(zhì)制備技術(shù)
　2.5 半導(dǎo)體高溫?fù)诫s技術(shù)
　2.6 常規(guī)高溫?zé)釘U(kuò)散的數(shù)學(xué)描述
　　2.6.1 恒定表面源擴(kuò)散問題的數(shù)學(xué)分析
　　2.6.2 有限表面源擴(kuò)散問題的數(shù)學(xué)分析
　2.7 雜質(zhì)熱擴(kuò)散及熱遷移工藝模型
　2.8 離子注入低溫?fù)诫s技術(shù)
　本章小結(jié)
　習(xí)題
第3章 超大規(guī)模集成工藝
　3.1 當(dāng)代微電子技術(shù)的技術(shù)進(jìn)步
　3.2 當(dāng)代超深亞微米級(jí)層次的技術(shù)特征
　3.3 超深亞微米層次下的小尺寸效應(yīng)
　3.4 典型超深亞微米cmos制造工藝
　3.5 超深亞微米cmos工藝技術(shù)模塊簡(jiǎn)介
　本章小結(jié) （5）
　習(xí)題
第4章 一維工藝仿真綜述
　4.1 集成電路工藝仿真技術(shù)
　4.2 一維工藝仿真系統(tǒng) suprem-2
　4.3 suprem-2的建模
　本章小結(jié)
　習(xí)題 （5）
第5章 工藝仿真交互設(shè)置
　5.1 suprem-2工藝仿真輸入卡的設(shè)置規(guī)范
　5.2 suprem-2工藝模擬卡的卡序設(shè)置
　5.3 suprem-2仿真系統(tǒng)的卡語句設(shè)置
　5.4 輸出/輸入類卡語句的設(shè)置
　5.5 工藝步驟類卡語句的設(shè)置
　5.6 工藝模型類卡語句的設(shè)置
　本章小結(jié)
　習(xí)題
第6章 工藝模擬系統(tǒng)模型設(shè)置
　6.1 系統(tǒng)模型的類型及參數(shù)分類
　　6.1.1 元素模型
　　6.1.2 氧化模型
　　6.1.3 外延模?
　　6.1.4 特殊用途模型
　6.2 suprem-2工藝模擬系統(tǒng)所設(shè)置的默認(rèn)參數(shù)值
　本章小結(jié)
　習(xí)題
第7章 工藝模擬精度的調(diào)試
第8章 一維工藝仿真實(shí)例
第9章 集成電路工藝二維仿真
第10章 二維工藝仿真實(shí)例
第11章 可制造性設(shè)計(jì)工具
第12章 可制造性設(shè)計(jì)理念
參考文獻(xiàn)

章節(jié)摘錄

版權(quán)頁：插圖：2.4 氧化介質(zhì)制備技術(shù)氧化介質(zhì)膜（si02）生長(zhǎng)工藝是硅集成電路平面制造工藝中的重要工序之一。本節(jié)將討論氧化介質(zhì)膜的基本結(jié)構(gòu)模式，從而揭示其可以降低在其體內(nèi)的某些化學(xué)元素的遷移速率的內(nèi)在機(jī)理。隨后，將簡(jiǎn)要地討論熱生長(zhǎng)法制備氧化介質(zhì)膜的常規(guī)工藝手段及其介質(zhì)膜制備過程中的動(dòng)力學(xué)模型，介紹對(duì)熱生長(zhǎng)氧化介質(zhì)膜基本過程所進(jìn)行的數(shù)學(xué)描述。二氧化硅（si02）介質(zhì)膜在微電子集成電路產(chǎn)業(yè)中的重要應(yīng)用之一，就是作為選擇性擴(kuò)散的掩蔽膜。集成電路制造生產(chǎn)中通常是在硅晶圓片表面某些特定區(qū)域內(nèi)摻入一定種類、..定數(shù)量的雜質(zhì)，而在預(yù)定需要掩蔽的區(qū)域不進(jìn)行摻雜。為了達(dá)到上述目的，所采用的方法之一就是選擇性擴(kuò)散。選擇性擴(kuò)散正是根據(jù)某些雜質(zhì)在相同條件的情況下，在Si02中的遷移與擴(kuò)散速度遠(yuǎn)小于在Si中的擴(kuò)散速度這一重要性質(zhì)，利用Si02介質(zhì)膜對(duì)某些雜質(zhì)能夠起到“掩蔽”的作用，來實(shí)現(xiàn)選擇性擴(kuò)散。就其實(shí)質(zhì)上講，是相對(duì)的、有條件的。因?yàn)?，雜質(zhì)在硅材料中擴(kuò)散的同時(shí)，在Si02介質(zhì)膜中也同樣進(jìn)行遷移和擴(kuò)散，只是兩者的擴(kuò)散速度差異相當(dāng)大。在相同的條件下，雜質(zhì)在硅材料中已達(dá)到預(yù)定的擴(kuò)散深度時(shí)，而其在Si02介質(zhì)膜中僅遷移了極為有限的距離，遠(yuǎn)沒有達(dá)到si02與si的交界面（常描述為si02.si）。雜質(zhì)沒有擴(kuò)散通過（或稱為穿透）覆蓋在硅表面的Si02介質(zhì)膜，故在Si02層保護(hù)下的區(qū)域則不會(huì)有雜質(zhì)進(jìn)入，Si02在客觀上確實(shí)起到了掩蔽雜質(zhì)的作用。實(shí)驗(yàn)表明，干氧氧化（采用干燥的氧氣為氧化劑）所制備的Si02體層結(jié)構(gòu)致密，但氧化速率極低。濕氧氧化的方式（以干氧攜帶水蒸氣為氧化劑）所制備的si02體層結(jié)構(gòu)略顯粗糙，但氧化速率較高。還有一種不太常用的氧化方式，稱為水汽氧化方式，是采用高純水水蒸氣為氧化劑進(jìn)行氧化的，但生成的si02體層結(jié)構(gòu)十分粗糙，掩蔽效果太差，未被集成電路工藝所采用。

編輯推薦

《集成電路制程設(shè)計(jì)與工藝仿真》是電子信息與電氣學(xué)科規(guī)劃教材·電子科學(xué)與技術(shù)專業(yè)。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    集成電路制程設(shè)計(jì)與工藝仿真 PDF格式下載

---