PADS 9.0高速電路PCB設(shè)計與應(yīng)用

內(nèi)容概要

PCB設(shè)計是電子產(chǎn)品開發(fā)從原理到轉(zhuǎn)化為現(xiàn)實(shí)產(chǎn)品的關(guān)鍵環(huán)節(jié)，PCB設(shè)計質(zhì)量的優(yōu)劣決定著產(chǎn)品開發(fā)的效率與效益。PADS 9.0設(shè)計軟件因其功能強(qiáng)大易用，受到電子設(shè)計工程師的信賴，被廣泛應(yīng)用到不同領(lǐng)域的電子產(chǎn)品設(shè)計中。    本書以Mentor Graphics PADS 9.0的DxDesigner、PADS Logic、PADS Layout、PADS Router和HyperLynx為基礎(chǔ)，結(jié)合當(dāng)今業(yè)界PCB設(shè)計的先進(jìn)理念與技術(shù)，詳細(xì)介紹了高速信號印制電路設(shè)計。主要內(nèi)容包括：PADS 9.0設(shè)計系統(tǒng)應(yīng)用的一般過程、印制電路板的設(shè)計原則與方法、信號完整性分析與設(shè)計、電磁兼容性分析與設(shè)計、PCB的可測試性及可制造性設(shè)計、多層PCB設(shè)計、混合信號PCB設(shè)計等。    本書適合從事電子產(chǎn)品開發(fā)及電路板設(shè)計的技術(shù)人員閱讀，也可作為電子類專業(yè)學(xué)生的課外讀物或教學(xué)參考書。

書籍目錄

第1章 PCB設(shè)計概述  1.1 電子設(shè)計自動化與EDA工具    1.1.1 EDA技術(shù)的概念及范疇    1.1.2 EDA常用軟件    1.1.3 EDA的應(yīng)用及發(fā)展趨勢    1.1.4 PCB設(shè)計常用工具軟件  1.2 印制電路板設(shè)計基礎(chǔ)    1.2.1 PCB的主要類型    1.2.2 PCB設(shè)計中的基本概念    1.2.3 零件封裝    1.2.4 電子產(chǎn)品開發(fā)流程與PCB設(shè)計    1.2.5 PCB設(shè)計注意事項(xiàng)第2章 PADS 9.0設(shè)計系統(tǒng)簡介  2.1 PADS 9.0設(shè)計系統(tǒng)構(gòu)成  2.2 PADS 9.0設(shè)計系統(tǒng)功能模塊    2.2.1 DxDesigner    2.2.2 PADS Logic    2.2.3 PADS Layout/Router    2.2.4 HyperLynx 8.0第3章 DxDesigner原理圖設(shè)計  3.1 DxDesigner原理圖設(shè)計概述  3.2 DxDesigner新建設(shè)計項(xiàng)目及設(shè)計配置    3.2.1 新建原理圖設(shè)計項(xiàng)目    3.2.2 配置元器件庫與項(xiàng)目設(shè)置  3.3 原理圖設(shè)計    3.3.1 創(chuàng)建原理圖    3.3.2 元器件操作    3.3.3 添加連線  3.4 創(chuàng)建新元器件  3.5 檢驗(yàn)設(shè)計  3.6 建立設(shè)計相關(guān)文檔  3.7 DxDesigner與PADS Layout的連接第4章 PADS Layout布局及布線設(shè)計  4.1 布局設(shè)計    4.1.1 PCB布局的一般規(guī)則    4.1.2 設(shè)置板框及定義各類禁止區(qū)    4.1.3 自動布局    4.1.4 手工布局    4.1.5 利用原理圖驅(qū)動進(jìn)行布局設(shè)計  4.2 布線設(shè)計    4.2.1 PCB布線概述    4.2.2 PADS Layout布線前的準(zhǔn)備    4.2.3 PADS Layout布線工具簡介    4.2.4 手工布線    4.2.5 動態(tài)布線方式    4.2.6 自動布線（Auto Route）    4.2.7 總線布線（Bus Route）    4.2.8 草圖布線（Sketch Route）  4.3 鋪銅    4.3.1 銅皮（Copper）    4.3.2 灌銅（Copper Pour）    4.3.3 灌銅管理器  4.4 規(guī)則檢查與輸出    4.4.1 設(shè)計規(guī)則檢查（DRC）    4.4.2 工程修改規(guī)則（ECO）第5章PCB設(shè)計中的規(guī)則驅(qū)動設(shè)計方法  5.1 PADS 9.0設(shè)計規(guī)則  5.2 PADS Layout設(shè)計規(guī)則定義    5.2.1 默認(rèn)的設(shè)計規(guī)則定義    5.2.2 類規(guī)則定義    5.2.3 網(wǎng)絡(luò)（Nets）規(guī)則定義    5.2.4 組規(guī)則    5.2.5 引腳對規(guī)則    5.2.6 條件規(guī)則    5.2.7 差分對規(guī)則    5.2.8 封裝規(guī)則    5.2.9 元器件規(guī)則  5.3 PADS Layout設(shè)計規(guī)則檢查    5.3.1 PADS Layout設(shè)計規(guī)則檢查    5.3.2 安全間距設(shè)計檢查    5.3.3 連通性設(shè)計檢查    5.3.4 高速設(shè)計檢查    5.3.5 最大過孔數(shù)目限制規(guī)則檢查    5.3.6 平面層檢查    5.3.7 測試點(diǎn)檢查    5.3.8 生產(chǎn)加工設(shè)計檢查第6章 物理設(shè)計復(fù)用  6.1 PADS設(shè)計復(fù)用概述  6.2 物理設(shè)計復(fù)用的建立與應(yīng)用    6.2.1 建立一個物理設(shè)計復(fù)用    6.2.2 物理設(shè)計復(fù)用的應(yīng)用  6.3 物理設(shè)計復(fù)用的編輯    6.3.1 編輯物理設(shè)計復(fù)用定義    6.3.2 查詢或修改一個物理設(shè)計復(fù)用    6.3.3 選擇一個物理設(shè)計復(fù)用    6.3.4 保存一個物理設(shè)計復(fù)用    6.3.5 物理設(shè)計復(fù)用的報告    6.3.6 斷開一個物理設(shè)計復(fù)用    6.3.7 增加一個已有的復(fù)用    6.3.8 刪除一個物理設(shè)計復(fù)用    6.3.9 Make Like Reuse    6.3.10 移動一個物理設(shè)計復(fù)用    6.3.11 打開一個物理設(shè)計復(fù)用    6.3.12 重置物理設(shè)計復(fù)用的原點(diǎn)第7章 PADS Router全自動布線器  7.1 全自動布線器概述  7.2 PADS Router全自動布線器用戶界面    7.2.1 光標(biāo)位置顯示    7.2.2 PADS Router的鍵盤、菜單和工具欄    7.2.3 使用取景、縮放和移動    7.2.4 設(shè)計對象的選擇    7.2.5 浮動面板  7.3 設(shè)計準(zhǔn)備    7.3.1 設(shè)置測量的單位    7.3.2 設(shè)置柵格    7.3.3 設(shè)置顏色和可見性    7.3.4 設(shè)置布線選項(xiàng)    7.3.5 設(shè)置保護(hù)區(qū)域    7.3.6 BlazeRouter鏈接的應(yīng)用  7.4 元器件布局    7.4.1 元器件布局前的準(zhǔn)備    7.4.2 元器件布局的屬性設(shè)置    7.4.3 元器件布局  7.5 全自動布線設(shè)計    7.5.1 定義自動布線策略    7.5.2 自動布線的模式    7.5.3 動態(tài)布線的模式  7.6 高速約束布線    7.6.1 應(yīng)用布線長度監(jiān)視器進(jìn)行布線    7.6.2 蛇形布線    7.6.3 差分對的交互布線  7.7 定義高速設(shè)計規(guī)則    7.7.1 匹配長度規(guī)則的交互布線    7.7.2 設(shè)置和應(yīng)用元器件的高級規(guī)則    7.7.3 重定義網(wǎng)絡(luò)連接第8章 PADS Logic原理圖設(shè)計  8.1 原理圖設(shè)計概述    8.1.1 原理圖設(shè)計一般原則    8.1.2 原理圖繪制的一般過程  8.2 圖形用戶界面（GUI）    8.2.1 PADS Logic的交互操作    8.2.2 使用工作空間    8.2.3 設(shè)置柵格    8.2.4 取景和縮放    8.2.5 常用參數(shù)的設(shè)置  8.3 定義元器件庫    8.3.1 元器件類型    8.3.2 建立引腳封裝    8.3.3 建立CAE 封裝    8.3.4 建立元器件類型  8.4 放置元器件    8.4.1 添加和擺放元器件    8.4.2 刪除元器件  8.5 原理圖連線    8.5.1 建立新的連線    8.5.2 移動命令    8.5.3 連接電源和地線    8.5.4 在不同頁面之間加連線    8.5.5 懸浮連線    8.5.6 高級連線功能  8.6 添加總線    8.6.1 建立總線    8.6.2 連接到總線    8.6.3 復(fù)制連線  8.7 修改設(shè)計    8.7.1 修改設(shè)計對象的屬性    8.7.2 更換元器件    8.7.3 交換元器件名、交換引腳    8.7.4 排列元器件    8.7.5 改變元器件的值    8.7.6 原理圖內(nèi)容復(fù)制    8.7.7 添加文字注釋  8.8 定義設(shè)計規(guī)則    8.8.1 PCB層的設(shè)置    8.8.2 設(shè)置默認(rèn)規(guī)則  8.9 生成網(wǎng)表、材料清單及智能PDF文檔    8.9.1 建立網(wǎng)表（Netlist）    8.9.2 生成材料清單    8.9.3 生成智能PDF文檔  8.10 PADS Logic的OLE功能    8.10.1 嵌入目標(biāo)    8.10.2 PADS Logic和PADS Layout之間進(jìn)行OLE通信  8.11 工程設(shè)計修改第9章 多層PCB設(shè)計  9.1 多層電路板設(shè)計流程  9.2 PADS設(shè)計系統(tǒng)的層配置  9.3 多層電路板層疊的配置    9.3.1 多層電路板層疊分析與配置原則    9.3.2 多層電路板常見層疊配置  9.4 多層電路板設(shè)計實(shí)例第10章 PCB的可測試性和可制造性設(shè)計  10.1 可測試性設(shè)計    10.1.1 可測試性設(shè)計概述    10.1.2 放置測試點(diǎn)  10.2 可制造性設(shè)計    10.2.1 可制造性設(shè)計概述    10.2.2 PADS Layout與CAMCAD Professional的鏈接  10.3 CAM350、PADS Layout與可制造性設(shè)計    10.3.1 CAM350基礎(chǔ)知識    10.3.2 PADS Layout生成CAM文件    10.3.3 CAM Plus的應(yīng)用    10.3.4 CAM350的基本應(yīng)用    10.3.5 反向標(biāo)注CAM350文件到PAD Layout設(shè)計系統(tǒng)    10.3.6 3D瀏覽器第11章 HyperLynx與高速信號PCB設(shè)計  11.1 高速信號印制電路板設(shè)計概述  11.2 高速信號印制電路板設(shè)計流程  11.3 基于信號完整性分析的PCB設(shè)計方法  11.4 HyperLynx概述    11.4.1 HyperLynx基本概念    11.4.2 整板層疊及阻抗設(shè)計  11.5 LineSim布線前仿真    11.5.1 LineSim布線前仿真的準(zhǔn)備    11.5.2 對時鐘線仿真    11.5.3 時鐘線上串聯(lián)端接的仿真    11.5.4 有損傳輸線模型仿真    11.5.5 HSPICE仿真    11.5.6 LineSim串?dāng)_分析  11.6 BoardSim仿真分析    11.6.1 BoardSim仿真分析的準(zhǔn)備    11.6.2 BoardSim交互式仿真    11.6.3 BoardSim端接向?qū)?   11.6.4 BoardSim串?dāng)_分析    11.6.5 BoardSim板級分析    11.6.6 BoardSim對部分網(wǎng)絡(luò)的詳細(xì)分析    11.6.7 BoardSim差分和GHz仿真    11.6.8 可視的IBIS編輯器    11.6.9 建立一個Databook模型  11.7 多板仿真分析    11.7.1 多板仿真分析概述    11.7.2 建立多板仿真分析項(xiàng)目    11.7.3 多板仿真分析第12章 混合信號PCB設(shè)計  12.1 混合信號PCB的設(shè)計需求分析及設(shè)計原則  12.2 混合信號和模擬導(dǎo)線的分析  12.3 HyperLynx PI與混合信號PCB電源完整性設(shè)計    12.3.1 HyperLynx PI與混合信號PCB電源完整性設(shè)計概述    12.3.2 HyperLynx PI的IR壓降分析    12.3.3 HyperLynx PI優(yōu)化PCB供電網(wǎng)絡(luò)附錄A 印制電路詞匯附錄B PADS中的直接命令附錄C PowerPCB中的快捷鍵

章節(jié)摘錄

插圖：按照產(chǎn)品的結(jié)構(gòu)層次，可測試性設(shè)計可以分為系統(tǒng)級測試性設(shè)計、電路模塊的測試性設(shè)計、電路芯片的測試性設(shè)計、軟件的測試性設(shè)計、PCB組裝件級的測試等。系統(tǒng)級測試性設(shè)計的基本原則：通過將系統(tǒng)劃分成各個模塊來解決系統(tǒng)測試的復(fù)雜性；在系統(tǒng)中插入測試功能，先測試單個模塊，再測試模塊間的相互作用，進(jìn)而完成整個系統(tǒng)的測試。電路模塊的測試性設(shè)計技術(shù)主要有：內(nèi)建自測試設(shè)計技術(shù)、掃描通路設(shè)計技術(shù)和測試總線技術(shù)等。另外，傳統(tǒng)的測試方法建立在對電路的功能測試基礎(chǔ)上。但隨著電路復(fù)雜性增加，對功能測試矢量的收集是一個巨大的工作量。而實(shí)際上，電路都是由一些獨(dú)立的或近似獨(dú)立的功能塊所組成的。因此，對這些功能塊分別進(jìn)行測試則更有效，一種稱為結(jié)構(gòu)化測試的電路測試設(shè)計方法應(yīng)運(yùn)而生。由于這些功能塊不一定具有相應(yīng)的輸人／輸出引腳，因此需要插入一些新的結(jié)構(gòu)。系統(tǒng)級芯片（SOC）往往包含著一個或多個模擬的功能塊。隨著系統(tǒng)級芯片越來越多地使用，模擬電路的可測試性設(shè)計技術(shù)也逐漸引起測試界的重視。目前大多數(shù)電路的測試性設(shè)計都集中在數(shù)字邏輯電路，在數(shù)字邏輯電路中廣泛應(yīng)用的可測試性設(shè)計技術(shù)不能簡單地移植于模擬電路。目前對模擬電路的可測試性設(shè)計主要采用以下幾種方式：第一，功能結(jié)構(gòu)重組，此方法是在電路的功能結(jié)構(gòu)經(jīng)過重組后，利用輸出信號判斷電路是否發(fā)生錯誤；第二，插人測試點(diǎn)；第三，進(jìn)行數(shù)模／模數(shù)轉(zhuǎn)換，即在芯片設(shè)計中加入模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器，把待測電路的模擬輸出信號變成數(shù)字信號，把待測電路的數(shù)字輸人信號變成模擬信號，從而實(shí)現(xiàn)激勵和響應(yīng)的傳播。PCB組裝件級的測試主要有兩種類型，一種是對有獨(dú)立電氣功能的組裝件進(jìn)行功能測試，在組裝件的輸入端施加預(yù)定的激勵信號，通過監(jiān)測輸出端的結(jié)果來確認(rèn)設(shè)計和安裝是否正確。另一種是對組裝件進(jìn)行光學(xué)檢測和在線測試，光學(xué)檢測對設(shè)計沒有明確的制約，只要保持電路有一定的可視性就可以檢測，該法主要檢查安裝和焊接的質(zhì)量；在線測試對印制電路板的限制主要是測試點(diǎn)應(yīng)設(shè)計在坐標(biāo)網(wǎng)格上能與測試針床匹配的地方，并且能在焊接面測試。如果用探頭（飛針）測試，則既要保證測試點(diǎn)位于坐標(biāo)網(wǎng)格上，又要在布局時保持足夠的空間以使飛針撞到被測試點(diǎn)。飛針測試可在電路板的兩面進(jìn)行，主要檢測組裝焊接質(zhì)量和加工中元器件有無損壞。

編輯推薦

《PADS 9.0高速電路PCB設(shè)計與應(yīng)用》：EDA工具應(yīng)用叢書。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    PADS 9.0高速電路PCB設(shè)計與應(yīng)用 PDF格式下載

---