FPGA數(shù)字邏輯設(shè)計(jì)教程

前言

從美國DIGILENT科技有限公司中國區(qū)總裁趙峰處拿到《DigitalDesignUsingDigilentFPGABoardsVerilog/Active-HDLEdition》英文原版教材后，仔細(xì)看了教材，感覺非常興奮。該書的內(nèi)容將數(shù)字邏輯設(shè)計(jì)和Verilog語言有機(jī)地結(jié)合在一起，能夠使沒有一點(diǎn)基礎(chǔ)的讀者快速進(jìn)入現(xiàn)代數(shù)字邏輯設(shè)計(jì)的世界，它非常適合國內(nèi)當(dāng)前數(shù)字邏輯設(shè)計(jì)和EDA課程教學(xué)改革的趨勢，譯稿的書名為了體現(xiàn)這一特色，命名為《FPGA數(shù)字邏輯設(shè)計(jì)教程——Verilog》。翻譯過程是漫長和艱苦的，整個(gè)翻譯過程，加上程序的驗(yàn)證仿真、校稿等持續(xù)了將近半年多時(shí)間，書中的每一程序，我們都經(jīng)過逐一驗(yàn)證。全書內(nèi)容安排合理，循序漸進(jìn)，前4章結(jié)合Verilog語言講述了基本邏輯門、邏輯表達(dá)式、布爾代數(shù)及卡諾圖等基礎(chǔ)知識，第5～8章通過Verilog語言的例程講述了組合邏輯、運(yùn)算電路、時(shí)序電路及狀態(tài)機(jī)等典型數(shù)字電路的設(shè)計(jì)，之后章節(jié)也是通過大量的例程講述了存儲器、VGA顯示和PS/2接口等的設(shè)計(jì)。

內(nèi)容概要

本書根據(jù)課堂教學(xué)的要求和實(shí)際操作的需要，以培養(yǎng)實(shí)際工程設(shè)計(jì)能力為目的，系統(tǒng)地介紹了利用Verilog硬件描述語言進(jìn)行數(shù)字電路設(shè)計(jì)和FPGA開發(fā)的方法。其中，第1～4章系統(tǒng)地介紹了數(shù)字電路設(shè)計(jì)的背景及基礎(chǔ)知識；第5～8章詳細(xì)地?cái)⑹隽藬?shù)字電路的設(shè)計(jì)方法及其Verilog代碼的實(shí)現(xiàn)；第9～13章對存儲器、VGA、PS/2等常見硬件系統(tǒng)的實(shí)現(xiàn)做了介紹。    本書簡明扼要、通俗易懂，大量的實(shí)例貫穿始終，書中對每一個(gè)實(shí)例均給出了在FPGA上的具體實(shí)現(xiàn)方法。在內(nèi)容編排上，由淺入深，將數(shù)字電路設(shè)計(jì)和Verilog語言的學(xué)習(xí)有機(jī)結(jié)合在一起，拋棄了傳統(tǒng)的煩瑣單調(diào)的語法講解篇章，使讀者在感受數(shù)字電路設(shè)計(jì)樂趣的同時(shí)，輕松地掌握Verilog語言。此外，通過本書的學(xué)習(xí)讀者還能夠了解代表當(dāng)今數(shù)字電路設(shè)計(jì)前沿的FPGA開發(fā)的設(shè)計(jì)流程。    本書可作為大學(xué)本科相關(guān)專業(yè)教材和FPGA培訓(xùn)教材，也可供電子電路工程師和愛好者自學(xué)參考。

作者簡介

作者：（美國）哈斯凱爾（Richard E.Haskell） （美國）漢納（Darrin M.Hanna） 譯者：鄭利浩 王荃 陳華鋒

書籍目錄

Chapter 01 概述  1.1 背景  1.2 數(shù)字邏輯  1.3 VerilogChapter 02 基本邏輯門  2.1 真值表和邏輯表達(dá)式    2.1.1 3種基本邏輯門    2.1.2 4種常用邏輯門  2.2 正邏輯和負(fù)邏輯：德摩根定律  2.3 基于乘積和的設(shè)計(jì)  2.4 基于和項(xiàng)積的設(shè)計(jì)  習(xí)題Chapter 03 布爾代數(shù)和邏輯表達(dá)式  3.1 布爾定律（Boolean Theorems）    3.1.1 單變量布爾定律    3.1.2 雙變量和三變量的布爾定律  3.2 卡諾圖（Karnaugh Maps）    3.2.1 2變量卡諾圖    3.2.2 3變量卡諾圖    3.2.3 4變量卡諾圖  3.3 計(jì)算機(jī)化簡方法    3.3.1 乘積項(xiàng)的表格形式    3.3.2 素蘊(yùn)含項(xiàng)    3.3.3 本質(zhì)素蘊(yùn)含項(xiàng)  習(xí)題Chapter 04 實(shí)現(xiàn)數(shù)字電路  4.1 實(shí)現(xiàn)門  4.2 晶體管-晶體管邏輯（TTL）  4.3 可編程邏輯器件（PLD和CPLD）    4.3.1 一個(gè)2輸入1輸出的PLD    4.3.2 GAL 16V8    4.3.3 CPLD  4.4 現(xiàn)場可編程門陣列（FPGA）  習(xí)題Chapter 05 組合邏輯  5.1 多路選擇器（Multiplexer）    5.1.1 2選1多路選擇器    5.1.2 4選1多路選擇器    5.1.3 4位 2選1多路選擇器    5.1.4 4選1多路選擇器的邏輯方程  5.2 7段顯示管  5.3 比較器    5.3.1 級聯(lián)比較器    5.3.2 TTL比較器  5.4 譯碼器和編碼器    5.4.1 譯碼器（Decoders）    5.4.2 TTL譯碼器93    5.4.3 編碼器（Encoder）    5.4.4 優(yōu)先編碼器（Priority Encoder）    5.4.5 TTL編碼器  5.5 編碼轉(zhuǎn)換器    5.5.1 二進(jìn)制-BCD碼轉(zhuǎn)換器    5.5.2 移位加3算法（Shift and Add 3 Algorithm）    5.5.3 格雷碼轉(zhuǎn)換器（Gray Code Converters）  習(xí)題Chapter 06 運(yùn)算電路  Chapter 07 時(shí)序電路 Chapter 08 有限狀態(tài)機(jī) Chapter 09 數(shù)據(jù)通道和控制單元Chapter 10 整合數(shù)據(jù)通道和控制單元 Chapter 11 存儲器（Memory） Chapter 12 VGA控制器  Chapter 13 PS/2接口附錄A 代碼仿真及設(shè)計(jì)實(shí)現(xiàn)附錄B 數(shù)字系統(tǒng)附錄C Verilog快速參考指南

章節(jié)摘錄

插圖：

編輯推薦

《FPGA數(shù)字邏輯設(shè)計(jì)教程·Verilog》特色：全書共76個(gè)例程，通過這些例程的學(xué)習(xí)，讀者可以系統(tǒng)地掌握用Verilong設(shè)計(jì)數(shù)字電路的方法。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    FPGA數(shù)字邏輯設(shè)計(jì)教程 PDF格式下載

---