現(xiàn)代數(shù)字設(shè)計(jì)與VHDL

前言

本書涵蓋了現(xiàn)代數(shù)字設(shè)計(jì)課程的所有重要主題。盡管目前關(guān)于數(shù)字設(shè)計(jì)的教材有很多，且其中一些教材在學(xué)生很好地掌握數(shù)字設(shè)計(jì)基礎(chǔ)之前就介紹了VHDL，但作者認(rèn)為VHDL是一種用于描述數(shù)字電路/系統(tǒng)功能的語言，只有在學(xué)生充分掌握了數(shù)字設(shè)計(jì)的基礎(chǔ)知識(shí)后再學(xué)習(xí)該語言才能更有效地發(fā)揮其作用。因此，在本書中，我們對(duì)VHDL的介紹是在講解了組合電路設(shè)計(jì)并探討了時(shí)序電路的基本概念后才進(jìn)行的?，F(xiàn)代數(shù)字系統(tǒng)的復(fù)雜性在于，必須使用計(jì)算機(jī)輔助設(shè)計(jì)（CAD）工具對(duì)其進(jìn)行綜合和化簡。然而，很多CAD工具中所使用的技術(shù)，如計(jì)算機(jī)輔助化簡、多級(jí)邏輯設(shè)計(jì)和狀態(tài)分配等在當(dāng)前的本科生教材中通常很少涉及或根本沒有涉及。在本書中的相應(yīng)章節(jié)中，對(duì)這些重要技術(shù)的基本概念進(jìn)行了介紹。盡管這些概念較為抽象，使得一些理論性較強(qiáng)的討論和分析不可避免，但本書仍然盡量以一種簡明教程的風(fēng)格對(duì)其加以組織。這樣做的目的并不是試圖回避抽象的理論知識(shí)，而是希望通過大量的示例使理論知識(shí)更加清晰和易于接受，以便于讀者為設(shè)計(jì)實(shí)踐打下堅(jiān)實(shí)的基礎(chǔ)。全書共分為10章。第1章介紹了數(shù)的表示及各種數(shù)制，還介紹了二進(jìn)制數(shù)的運(yùn)算，如加法、減法、乘法和除法。第2章介紹離散數(shù)學(xué)的一些基本知識(shí)，以便為理解后續(xù)章節(jié)奠定基礎(chǔ)。此外，還探討了用于構(gòu)建數(shù)字邏輯電路的各種邏輯門的運(yùn)算關(guān)系和特點(diǎn)。第3章深入探討了組合邏輯電路的分析、化簡和設(shè)計(jì)技術(shù)。介紹了布爾函數(shù)的立方圖表示方法和重言式的概念。使用大量實(shí)例說明了啟發(fā)式化簡的原理、不同類型的無關(guān)項(xiàng)以及多級(jí)邏輯綜合的原理。詳細(xì)介紹了BCD加法/減法算法和進(jìn)位保存加法算法。全面詳細(xì)分析了包括BCD加/減算法、進(jìn)位存儲(chǔ)加法、乘法、除法在內(nèi)的常用算術(shù)運(yùn)算電路的原理與電路結(jié)構(gòu)。此外還探討了使用可編程邏輯器件（PLD）實(shí)現(xiàn)組合邏輯功能的問題。第4章介紹時(shí)序電路的基本概念。分析了數(shù)字電路中存儲(chǔ)元件的功能。介紹了使用狀態(tài)圖和狀態(tài)表來描述時(shí)序電路功能的方法。此外，從概念上清晰說明了同步時(shí)序電路和異步時(shí)序電路的差異。業(yè)界通常使用像VHDL這樣的硬件描述語言來描述數(shù)字電路的功能。第5章詳細(xì)介紹了VHDL語言，通過本章的學(xué)習(xí)，讀者可以編寫VHDL代碼來描述數(shù)字電路的功能。本章給出了一些例題來介紹使用VHDL描述數(shù)字電路功能的方法。本章并不是VHDL的完整指南，近年來已出版了許多專門介紹VHDL的教材?；谇懊娓髡?，第6章主要探討了如何采用VHDL進(jìn)行有效的組合邏輯電路設(shè)計(jì)。本章給出了多個(gè)完整設(shè)計(jì)的VHDL代碼，這些代碼均使用Altera公司的Quartus II軟件包進(jìn)行了編譯和綜合。第7章介紹如何使用基本的電路單元（如鎖存器和觸發(fā)器）來設(shè)計(jì)時(shí)序電路，這里沒有給出這些電路的嚴(yán)格數(shù)學(xué)表示。探討了一些當(dāng)前流行的計(jì)算機(jī)輔助狀態(tài)分配技術(shù)中使用的算法。詳細(xì)探討了分割代數(shù)在狀態(tài)分配中的應(yīng)用。本章還詳細(xì)討論了使用PLD來實(shí)現(xiàn)時(shí)序電路的方法。第8章對(duì)計(jì)時(shí)器進(jìn)行了重點(diǎn)介紹。在許多數(shù)字系統(tǒng)中，計(jì)時(shí)器都被廣泛應(yīng)用。本章給出了幾個(gè)設(shè)計(jì)示例及其詳細(xì)說明，以便清晰準(zhǔn)確地給出不同類型計(jì)時(shí)器的設(shè)計(jì)方法和特點(diǎn)。第9章給出了使用VHDL進(jìn)行時(shí)序電路設(shè)計(jì)的方法。時(shí)序電路的代碼風(fēng)格不同于組合電路。組合電路通常使用并發(fā)VHDL語句，而時(shí)序電路主要使用順序VHDL語句。本章給出了多個(gè)使用VHDL設(shè)計(jì)時(shí)序電路的代碼實(shí)例，這些代碼已使用Quartus II進(jìn)行了編譯和綜合。第10章介紹了傳統(tǒng)的異步時(shí)序電路的設(shè)計(jì)原理。通過多個(gè)例題說明了競爭和冒險(xiǎn)的概念，探討了避免這些問題的狀態(tài)分配技術(shù)。目前，現(xiàn)代數(shù)字系統(tǒng)多使用CMOS工藝實(shí)現(xiàn)，因此附錄中簡要介紹了CMOS工藝下常用邏輯門的電路結(jié)構(gòu)。本書可作為電氣/計(jì)算機(jī)工程和計(jì)算機(jī)科學(xué)專業(yè)本科生的教材，也可作為電氣工程師的自學(xué)教材。學(xué)習(xí)本書并不要求學(xué)生預(yù)先掌握電子學(xué)的相關(guān)知識(shí)，僅要求學(xué)生具有基本的相關(guān)數(shù)學(xué)基礎(chǔ)。本書內(nèi)容較為豐富，教師可以根據(jù)自己的教學(xué)需要來選擇所講授的內(nèi)容。感謝Tufts大學(xué)電氣與計(jì)算機(jī)工程系的Karen Panetta博士，感謝他的建設(shè)性意見及允許我使用其VHDL實(shí)驗(yàn)課程中的習(xí)題。感謝過去幾年來我教過的許多學(xué)生，在撰寫本書時(shí)，我參考了他們的一些課程設(shè)計(jì)項(xiàng)目。

內(nèi)容概要

　　《現(xiàn)代數(shù)字設(shè)計(jì)與VHDL》涵蓋了現(xiàn)代數(shù)字設(shè)計(jì)課程的所有主要主題，其特色在于先介紹數(shù)字設(shè)計(jì)的基本知識(shí)，再介紹VHDL語言，從而使學(xué)生更好地理論聯(lián)系實(shí)際，學(xué)好數(shù)學(xué)設(shè)計(jì)課程。《現(xiàn)代數(shù)字設(shè)計(jì)與VHDL》的另一特色是，介紹了計(jì)算機(jī)輔助化簡、多級(jí)邏輯設(shè)計(jì)和狀態(tài)賦值等CAD工具中使用的技術(shù)。全書共分為10章，主要介紹數(shù)制、數(shù)字邏輯的基本概念、組合邏輯電路、同步時(shí)序電路原理與設(shè)計(jì)、組合邏輯電路原理與設(shè)計(jì)、計(jì)數(shù)器設(shè)計(jì)、各種邏輯電路的VHDL設(shè)計(jì)等?！　　冬F(xiàn)代數(shù)字設(shè)計(jì)與VHDL》可作為電氣/計(jì)算機(jī)工程和計(jì)算機(jī)科學(xué)專業(yè)本科生的教材，也可作為電氣工程師的自學(xué)教材。

作者簡介

作者：（美國）拉拉（Parag K.Lala） 譯者：喬廬峰 尹廷輝 董時(shí)華 等

書籍目錄

第1章 進(jìn)制和二進(jìn)制編碼1.1 前言1.2 十進(jìn)制1.3 二進(jìn)制1.4 八進(jìn)制1.5 十六進(jìn)制1.6 帶符號(hào)數(shù)1.7 浮點(diǎn)數(shù)1.8 二進(jìn)制編碼習(xí)題第2章 數(shù)字邏輯的基本概念2.1 前言2.2 集合2.3 關(guān)系2.4 劃分2.5 圖2.6 布爾代數(shù)2.7 布爾函數(shù)2.8 布爾函數(shù)的推導(dǎo)和分類2.9 布爾函數(shù)的標(biāo)準(zhǔn)形式2.10 邏輯門習(xí)題第3章 組合邏輯電路3.1 前言3.2 布爾表達(dá)式的簡化3.3 卡諾圖3.4 奎因-麥克拉斯基法3.5 布爾函數(shù)的立方圖表示3.6 邏輯電路的啟發(fā)式化簡3.7 多輸出函數(shù)的化簡3.8 與非和或非邏輯3.9 多級(jí)邏輯設(shè)計(jì)3.10 使用無關(guān)項(xiàng)化簡多級(jí)電路3.11 使用異或門和與門進(jìn)行組合邏輯3.12 使用數(shù)據(jù)選擇器和譯碼器進(jìn)行邏輯電路設(shè)計(jì)3.13 算術(shù)運(yùn)算電路3.14 使用PLD設(shè)計(jì)組合邏輯電路習(xí)題參考文獻(xiàn)第4章 同步時(shí)序電路的基本原理4.1 前言4.2 同步和異步操作4.3 鎖存器4.4 觸發(fā)器4.5 同步時(shí)序電路中的定時(shí)問題4.6 狀態(tài)表和狀態(tài)圖4.7 米里模型和摩爾模型4.8 同步時(shí)序電路分析習(xí)題參考文獻(xiàn)第5章 數(shù)字設(shè)計(jì)中的VHDL語言5.1 前言5.2 實(shí)體和構(gòu)造體5.3 VHDL語法要素5.4 數(shù)據(jù)類型5.5 運(yùn)算操作符5.6 并發(fā)語句和順序語句5.7 構(gòu)造體的結(jié)構(gòu)5.8 結(jié)構(gòu)級(jí)描述5.9 行為級(jí)描述5.10 RTL描述習(xí)題第6章 用VHDL設(shè)計(jì)組合邏輯電路6.1 前言6.2 并行賦值語句6.3 順序賦值語句6.4 循環(huán)6.5 forgenerate語句習(xí)題第7章 同步時(shí)序電路設(shè)計(jì)7.1 前言7.2 問題描述7.3 狀態(tài)化簡7.4 不完全確定時(shí)序電路的化簡7.5 推導(dǎo)觸發(fā)器的次態(tài)表達(dá)式7.6 狀態(tài)分配7.7 時(shí)序PAL器件習(xí)題參考文獻(xiàn)第8章 計(jì)數(shù)器設(shè)計(jì)8.1 前言8.2 行波（異步）計(jì)數(shù)器8.3 異步可逆計(jì)數(shù)器8.4 同步計(jì)數(shù)器8.5 格雷碼計(jì)數(shù)器8.6 移位寄存計(jì)數(shù)器8.7 環(huán)型計(jì)數(shù)器8.8 約翰遜計(jì)數(shù)器習(xí)題參考文獻(xiàn)第9章 采用VHDL設(shè)計(jì)時(shí)序電路9.1 前言9.2 D鎖存器9.3 觸發(fā)器和寄存器9.4 移位寄存器9.5 計(jì)數(shù)器9.6 狀態(tài)機(jī)9.7 實(shí)例研究習(xí)題參考文獻(xiàn)第10章 異步時(shí)序電路10.1 前言10.2 流程表10.3 化簡原始流程表10.4 狀態(tài)分配10.5 激勵(lì)和輸出表達(dá)式10.6 冒險(xiǎn)習(xí)題參考文獻(xiàn)附錄ACMOS邏輯電路

章節(jié)摘錄

插圖：

編輯推薦

《現(xiàn)代數(shù)字設(shè)計(jì)與VHDL》介紹了數(shù)字邏輯設(shè)計(jì)原理與實(shí)踐中使用的邏輯設(shè)計(jì)與優(yōu)化技術(shù)。因此，讀者不僅可以了解如何實(shí)現(xiàn)當(dāng)前的設(shè)計(jì)技術(shù)，而且可以了解如何開發(fā)這些技術(shù)以及它們的工作原理?！冬F(xiàn)代數(shù)字設(shè)計(jì)與VHDL》首先介紹數(shù)制和二進(jìn)制編碼，然后介紹數(shù)字邏輯的基本概念，再后介紹組合邏輯電路設(shè)計(jì)。在介紹這些基礎(chǔ)知識(shí)之后，《現(xiàn)代數(shù)字設(shè)計(jì)與VHDL》開始介紹VHDL，即描述數(shù)字電路和系統(tǒng)的一種強(qiáng)大的語言?！冬F(xiàn)代數(shù)字設(shè)計(jì)與VHDL》包含了現(xiàn)代邏輯設(shè)計(jì)的所有主要主題：同步時(shí)序電路和同步時(shí)序電路設(shè)計(jì)基礎(chǔ)使用VHOL的組合邏輯設(shè)計(jì)計(jì)時(shí)器設(shè)計(jì)使用VHDL的時(shí)序電路設(shè)計(jì)異步時(shí)序電路《現(xiàn)代數(shù)字設(shè)計(jì)與VHDL》提供了大量基于VHDL的邏輯設(shè)計(jì)示例，這些例子不僅演示了基本原理，也演示了實(shí)際的設(shè)計(jì)應(yīng)用。每章后面給出了大量的習(xí)題，以便讀者將所學(xué)的知識(shí)應(yīng)用到實(shí)踐中。《現(xiàn)代數(shù)字設(shè)計(jì)與VHDL》適合作為電氣、計(jì)算機(jī)工程和計(jì)算機(jī)科學(xué)本科生的教材，也可供電氣工程師參閱。全書詳細(xì)介紹了理論知識(shí)，并配有大量的例子和習(xí)題，可使學(xué)生和實(shí)踐工程師掌握與實(shí)現(xiàn)現(xiàn)代數(shù)字設(shè)計(jì)技術(shù)。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    現(xiàn)代數(shù)字設(shè)計(jì)與VHDL PDF格式下載

---