數(shù)字邏輯電路基礎(chǔ)

前言

　　在20世紀(jì)90年代，國(guó)際上電子和計(jì)算機(jī)技術(shù)先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，并取得巨大成功。在電子設(shè)計(jì)技術(shù)領(lǐng)域，可編程邏輯器件（PLD）的應(yīng)用，已得到很好的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來極大的靈活性。由于該器件可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷，極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念。隨著可編程邏輯器件集成規(guī)模不斷擴(kuò)大、自身功能不斷完善，以及計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)的提高，使現(xiàn)代電子系統(tǒng)設(shè)計(jì)領(lǐng)域的電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)應(yīng)運(yùn)而生。傳統(tǒng)的數(shù)字電路設(shè)計(jì)模式，如利用卡諾圖的邏輯化簡(jiǎn)手段、布爾方程表達(dá)式設(shè)計(jì)方法和相應(yīng)的中小規(guī)模集成電路的堆砌技術(shù)正在迅速地退出歷史舞臺(tái)?！　”緯腔谟布枋稣Z言HDL（HardwareDescriptionLanguage）編寫的。目前，國(guó)際最流行的、并成為IEEE標(biāo)準(zhǔn)的兩種硬件描述語言是VHDL和VerilogHDL，兩種HDL各具特色。但VerilogHDL是在C語言的基礎(chǔ)上演化而來的，只要具有C語言的編程基礎(chǔ)，就很容易學(xué)會(huì)并掌握這種語言，而且國(guó)內(nèi)外90%的電子公司都把VerilogHDL作為企業(yè)標(biāo)準(zhǔn)設(shè)計(jì)語言，因此本教材以VerilogHDL為主作為數(shù)字電路與系統(tǒng)的設(shè)計(jì)工具?！　】紤]到以卡諾圖為邏輯化簡(jiǎn)手段和相應(yīng)設(shè)計(jì)技術(shù)這種傳統(tǒng)的數(shù)字電路設(shè)計(jì)模式仍然在國(guó)內(nèi)多數(shù)高等院校使用，因此本書保留了這部分內(nèi)容，同時(shí)新增了基于VerilogHDL現(xiàn)代的數(shù)字電路設(shè)計(jì)技術(shù)。讀者通過兩種設(shè)計(jì)技術(shù)的比對(duì)，更能體會(huì)現(xiàn)代數(shù)字電路設(shè)計(jì)技術(shù)的優(yōu)越性與高效率性。　　本書共10章：　　第1章數(shù)制與編碼，介紹脈沖信號(hào)和數(shù)字信號(hào)的特點(diǎn)、數(shù)制及其轉(zhuǎn)換、二-十進(jìn)制編碼和字符編碼?！　〉?章邏輯代數(shù)基礎(chǔ)，介紹分析和設(shè)計(jì)數(shù)字邏輯電路的數(shù)學(xué)方法。首先介紹邏輯代數(shù)的基本概念、邏輯函數(shù)及其表示方法、基本公式、常用公式和重要定理，然后介紹硬件描述語言的基本知識(shí)，作為數(shù)字邏輯電路的設(shè)計(jì)基礎(chǔ)?！　〉?章門電路，介紹晶體管的開關(guān)特性，TTL集成門電路和CMOS集成門電路。對(duì)于每一種門電路，除了介紹其電路結(jié)構(gòu)、工作原理和邏輯功能外，還著重討論它們的電氣特性，為實(shí)際使用這些器件打下基礎(chǔ)，最后介紹基于VerilogHDL的門電路設(shè)計(jì)?！　〉?章組合邏輯電路，介紹組合邏輯電路的特點(diǎn)、組合邏輯電路的分析方法和設(shè)計(jì)方法。在組合邏輯電路分析內(nèi)容方面，以加法器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)比較器、奇偶校驗(yàn)器等電路的分析為例，介紹常用組合邏輯電路的結(jié)構(gòu)、工作原理、邏輯功能、使用方法和主要用途，為讀者使用這些器件打下基礎(chǔ)。在組合邏輯電路設(shè)計(jì)內(nèi)容方面，除了介紹傳統(tǒng)的設(shè)計(jì)方法外，還重點(diǎn)介紹了基于VerilogHDL的設(shè)計(jì)方法。最后介紹組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)?！　〉?章觸發(fā)器，介紹觸發(fā)器的類型、電路結(jié)構(gòu)和功能的表示方法，并介紹基于VerilogHDL的觸發(fā)器設(shè)計(jì)，為時(shí)序邏輯電路的學(xué)習(xí)打下基礎(chǔ)?！　〉?章時(shí)序邏輯電路，介紹時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)，常用集成時(shí)序邏輯部件的功能及使用方法，時(shí)序邏輯電路的分析方法，傳統(tǒng)時(shí)序邏輯電路的設(shè)計(jì)方法和基于VerilogHDL的時(shí)序邏輯電路的設(shè)計(jì)方法?！　〉?章脈沖單元電路，介紹矩形脈沖信號(hào)的產(chǎn)生和整形電路。555定時(shí)器是一種多用途的數(shù)字/模擬混合集成電路，本章以555定時(shí)器為主，介紹用它構(gòu)成的多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器電路，同時(shí)還介紹用其他方式構(gòu)成的脈沖單元電路。　　第8章數(shù)模與模數(shù)轉(zhuǎn)換，介紹D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器的原理、電路結(jié)構(gòu)和主要技術(shù)指標(biāo)，還介紹了集成D/A轉(zhuǎn)換芯片DAC0832和集成A/D轉(zhuǎn)換芯片ADC0809的內(nèi)部結(jié)構(gòu)、工作原理和使用方法?！　〉?章半導(dǎo)體存儲(chǔ)器，首先介紹半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)與分類，然后介紹半導(dǎo)體存儲(chǔ)器（RAM和ROM）的工作原理和使用方法，還介紹了只讀存儲(chǔ)器ROM和可編程邏輯陣列PLA在組合邏輯電路設(shè)計(jì)方面的應(yīng)用，最后介紹基于VerilogHDL的半導(dǎo)體存儲(chǔ)器的設(shè)計(jì)?！　〉?0章可編程邏輯器件，介紹可編程邏輯器件（PLD）的基本原理、電路結(jié)構(gòu)和編程方法?！　辛信e了大量的基于VerilogHDL的門電路、觸發(fā)器、組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器和數(shù)字系統(tǒng)設(shè)計(jì)的實(shí)例，供讀者參考。每個(gè)設(shè)計(jì)實(shí)例都經(jīng)過了EDA工具軟件的編譯和仿真，確保無誤?！　∪珪壿嬰娐穲D盡可能采用國(guó)標(biāo)GB4728.12-85（即國(guó)標(biāo)標(biāo)準(zhǔn)IEC617-12），為了讀者習(xí)慣，保留了國(guó)際和國(guó)內(nèi)的慣用符號(hào)?！　”緯晒鹆蛛娮涌萍即髮W(xué)江國(guó)強(qiáng)教授編著，如有不足之處，懇請(qǐng)讀者指正。

內(nèi)容概要

　　《新編電氣與電子信息類本科規(guī)劃教材·電子電氣基礎(chǔ)課程：數(shù)字邏輯電路基礎(chǔ)》共10章，包括數(shù)制與編碼、邏輯代數(shù)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、脈沖單元電路、數(shù)模和模數(shù)轉(zhuǎn)換、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件，各章后附有思考題和習(xí)題。　　《新編電氣與電子信息類本科規(guī)劃教材·電子電氣基礎(chǔ)課程：數(shù)字邏輯電路基礎(chǔ)》是結(jié)合傳統(tǒng)數(shù)字設(shè)計(jì)技術(shù)與最新數(shù)字設(shè)計(jì)技術(shù)編寫的，書中保留了傳統(tǒng)的卡諾圖的邏輯化簡(jiǎn)手段、布爾方程表達(dá)式設(shè)計(jì)方法和相應(yīng)的中小規(guī)模集成電路的堆砌技術(shù)等方面內(nèi)容，新增了以硬件描述語言（HDL）、可編程邏輯器件（PLD）的現(xiàn)代數(shù)字電路設(shè)計(jì)技術(shù)方面的內(nèi)容。書中列舉了大量的基于HDL的門電路、觸發(fā)器、組合邏輯電路、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器和數(shù)字系統(tǒng)設(shè)計(jì)的實(shí)例，供讀者參考。每個(gè)設(shè)計(jì)實(shí)例都經(jīng)過了電子設(shè)計(jì)自動(dòng)化（EDA）軟件的編譯和仿真，確保無誤?！　　缎戮庪姎馀c電子信息類本科規(guī)劃教材·電子電氣基礎(chǔ)課程：數(shù)字邏輯電路基礎(chǔ)》圖文并茂、通俗易懂，并配有電子課件和習(xí)題與實(shí)驗(yàn)輔導(dǎo)教材，可作為高等學(xué)校工科有關(guān)專業(yè)的教材和相關(guān)工程技術(shù)人員的參考書。

書籍目錄

第1章 數(shù)制與編碼 （1）1.1 概述 （1）1.1.1 模擬電子技術(shù)和數(shù)字電子技術(shù) （1）1.1.2 脈沖信號(hào)和數(shù)字信號(hào) （1）1.1.3 數(shù)字電路的特點(diǎn) （2）1.2 數(shù)制及其轉(zhuǎn)換 （2）1.3 編碼 （5）1.3.1 二-十進(jìn)制編碼 （5）1.3.2 字符編碼 （6）本章小結(jié) （7）思考題和習(xí)題 （7）第2章 邏輯代數(shù)和硬件描述語言基礎(chǔ) （9）2.1 邏輯代數(shù)基本概念 （9）2.1.1 邏輯常量和邏輯變量 （9）2.1.2 基本邏輯和復(fù)合邏輯 （9）2.1.3 邏輯函數(shù)的表示方法 （13）2.1.4 邏輯函數(shù)的相等 （15）2.2 邏輯代數(shù)的運(yùn)算法則 （16）2.2.1 邏輯代數(shù)的基本公式 （16）2.2.2 邏輯代數(shù)的基本定理 （16）2.2.3 邏輯代數(shù)的常用公式 （17）2.2.4 異或運(yùn)算公式 （19）2.3 邏輯函數(shù)的表達(dá)式 （19）2.3.1 邏輯函數(shù)常用表達(dá)式 （19）2.3.2 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 （20）2.4 邏輯函數(shù)的簡(jiǎn)化法 （22）2.4.1 邏輯函數(shù)簡(jiǎn)化的意義 （22）2.4.2 邏輯函數(shù)的公式簡(jiǎn)化法 （23）2.4.3 邏輯函數(shù)的卡諾圖簡(jiǎn)化法 （24）2.5 Verilog HDL基礎(chǔ) （28）2.5.1 Verilog HDL設(shè)計(jì)模塊的基本結(jié)構(gòu) （29）2.5.2 Verilog HDL的詞法 （30）2.5.3 Verilog HDL的語句 （36）2.5.4 不同抽象級(jí)別的Verilog HDL模型 （41）本章小結(jié) （42）思考題和習(xí)題 （43）第3章 門電路 （45）3.1 概述 （45）3.2 晶體二極管和三極管的開關(guān)特性 （46）3.2.1 晶體二極管的開關(guān)特性 （46）3.2.2 晶體三極管的開關(guān)特性 （50）3.3 分立元件門 （54）3.3.1 二極管與門 （54）3.3.2 二極管或門 （55）3.3.3 三極管非門 （56）3.3.4 復(fù)合邏輯門 （56）3.3.5 正邏輯和負(fù)邏輯 （58）3.4 TTL集成門 （58）3.4.1 TTL集成與非門 （59）3.4.2 TTL與非門的外部特性 （60）3.4.3 TTL與非門的主要參數(shù) （64）3.4.4 TTL與非門的改進(jìn)電路 （65）3.4.5 TTL其他類型的集成電路 （66）3.4.6 TTL集成電路多余輸入端的處理 （68）3.4.7 TTL電路的系列產(chǎn)品 （69）3.5 其他類型的雙極型集成電路 （69）3.5.1 ECL電路 （69）3.5.2 I2L電路 （70）3.6 MOS集成門 （70）3.6.1 MOS管 （70）3.6.2 MOS反相器 （72）3.6.3 MOS門 （74）3.6.4 CMOS門的外部特性 （77）3.7 基于Verilog HDL的門電路設(shè)計(jì) （78）3.7.1 用assign語句建模方法實(shí)現(xiàn)門電路的描述 （79）3.7.2 用門級(jí)元件例化建模方式來描述門電路 （80）本章小結(jié) （81）思考題和習(xí)題 （81）第4章 組合邏輯電路 （85）4.1 概述 （85）4.1.1 組合邏輯電路的結(jié)構(gòu)和特點(diǎn) （85）4.1.2 組合邏輯電路的分析方法 （85）4.1.3 組合邏輯電路的設(shè)計(jì)方法 （86）4.2 若干常用的組合邏輯電路 （90）4.2.1 算術(shù)運(yùn)算電路 （90）4.2.2 編碼器 （92）4.2.3 譯碼器 （94）4.2.4 數(shù)據(jù)選擇器 （98）4.2.5 數(shù)值比較器 （101）4.2.6 奇偶校驗(yàn)器 （102）4.3 組合邏輯電路設(shè)計(jì) （104）4.3.1 采用中規(guī)模集成部件實(shí)現(xiàn)組合邏輯電路 （104）4.3.2 基于Verilog HDL的組合邏輯電路的設(shè)計(jì) （109）4.4 組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象 （119）本章小結(jié) （121）思考題和習(xí)題 （121）第5章 觸發(fā)器 （125）5.1 概述 （125）5.2 基本RS觸發(fā)器 （125）5.2.1 由與非門構(gòu)成的基本RS觸發(fā)器 （126）5.2.2 由或非門構(gòu)成的基本RS觸發(fā)器 （127）5.3 鐘控觸發(fā)器 （129）5.4 集成觸發(fā)器 （133）5.4.1 主從JK觸發(fā)器 （133）5.4.2 邊沿JK觸發(fā)器 （135）5.4.3 維持-阻塞結(jié)構(gòu)集成觸發(fā)器 （136）5.5 觸發(fā)器之間的轉(zhuǎn)換 （137）5.6 基于Verilog HDL的觸發(fā)器設(shè)計(jì) （139）5.6.1 基本RS觸發(fā)器的設(shè)計(jì) （139）5.6.2 D鎖存器的設(shè)計(jì) （140）5.6.3 D觸發(fā)器的設(shè)計(jì) （141）5.6.4 JK觸發(fā)器的設(shè)計(jì) （142）本章小結(jié) （143）思考題和習(xí)題 （143）第6章 時(shí)序邏輯電路 （146）6.1 概述 （146）6.2 寄存器和移位寄存器 （149）6.2.1 寄存器 （149）6.2.2 移位寄存器 （149）6.2.3 集成移位寄存器 （151）6.3 計(jì)數(shù)器 （153）6.3.1 同步計(jì)數(shù)器的分析 （153）6.3.2 異步計(jì)數(shù)器的分析 （156）6.3.3 集成計(jì)數(shù)器 （160）6.4 時(shí)序邏輯電路的設(shè)計(jì) （163）6.4.1 同步計(jì)數(shù)器的設(shè)計(jì) （164）6.4.2 異步計(jì)數(shù)器的設(shè)計(jì) （167）6.4.3 移存型計(jì)數(shù)器的設(shè)計(jì) （170）6.4.4 一般同步時(shí)序邏輯電路的設(shè)計(jì) （173）6.5 基于Verilog HDL的時(shí)序邏輯電路的設(shè)計(jì) （175）6.5.1 數(shù)碼寄存器的設(shè)計(jì) （175）6.5.2 移位寄存器的設(shè)計(jì) （177）6.5.3 計(jì)數(shù)器的設(shè)計(jì) （178）6.5.4 順序脈沖發(fā)生器的設(shè)計(jì) （181）6.5.5 序列信號(hào)發(fā)生器的設(shè)計(jì) （182）6.5.6 序列信號(hào)檢測(cè)器的設(shè)計(jì) （184）本章小結(jié) （184）思考題和習(xí)題 （185）第7章 脈沖單元電路 （188）7.1 概述 （188）7.1.1 脈沖單元電路的分類、結(jié)構(gòu)和波形參數(shù) （188）7.1.2 脈沖波形參數(shù)的分析方法 （189）7.1.3 555定時(shí)器 （189）7.2 施密特觸發(fā)器 （191）7.2.1 用555定時(shí)器構(gòu)成施密特觸發(fā)器 （191）7.2.2 集成施密特觸發(fā)器 （193）7.3 單穩(wěn)態(tài)觸發(fā)器 （194）7.3.1 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 （194）7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 （195）7.4 多諧振蕩器 （198）7.4.1 用555定時(shí)器構(gòu)成多諧振蕩器 （198）7.4.2 用門電路構(gòu)成多諧振蕩器 （200）7.4.3 石英晶體振蕩器 （201）7.4.4 用施密特電路構(gòu)成多諧振蕩器 （201）本章小結(jié) （202）思考題和習(xí)題 （202）第8章 數(shù)模和模數(shù)轉(zhuǎn)換 （204）……第9章 半導(dǎo)體存儲(chǔ)器第10章 可編程邏輯器件附錄A 國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法（GB3430-82）參考文獻(xiàn)

章節(jié)摘錄

　　1.1.3 數(shù)字電路的特點(diǎn)　　數(shù)字電路有以下主要特點(diǎn)：　?、贁?shù)字電路只有“與”“或”“非”三種基本電路，這些電路對(duì)元件的精度要求不高，允許有較大的誤差，只要在工作時(shí)能可靠地區(qū)分高、低兩種電平狀態(tài)就可以了，因此電路簡(jiǎn)單，而且容易實(shí)現(xiàn)?！　、跀?shù)字電路容易實(shí)現(xiàn)集成化，數(shù)字集成電路具有體積小、功耗低、可靠性高等特點(diǎn)。　?、蹟?shù)字電路用0和1兩種狀態(tài)來表示信息，便于信息的存儲(chǔ)、傳輸和處理。因此，許多現(xiàn)代技術(shù)都向著數(shù)字技術(shù)發(fā)展，如數(shù)字電話、數(shù)字電視等?！　、軘?shù)字電路能夠?qū)斎氲臄?shù)字信號(hào)進(jìn)行各種算術(shù)運(yùn)算和邏輯運(yùn)算。所謂邏輯運(yùn)算，就是按照人們?cè)O(shè)計(jì)好的規(guī)則，進(jìn)行邏輯推理和邏輯判斷，得出相應(yīng)的輸出結(jié)果。因此，數(shù)字電路具有邏輯思維能力，它是計(jì)算機(jī)以及智能控制電路的基本電路。　　由于具有這些顯著的特點(diǎn)，數(shù)字電路已廣泛地應(yīng)用在計(jì)算機(jī)、數(shù)字通信、智能儀器儀表、自動(dòng)控制、汽車電子、家用電器、航天航空等領(lǐng)域中?！　?.2數(shù)制及其轉(zhuǎn)換　　在數(shù)字電路和計(jì)算機(jī)中，只用“O”和“1”兩種符號(hào)來表示信息，參與運(yùn)算的數(shù)也是由“O”和“1”構(gòu)成的，稱為二進(jìn)制數(shù)?？紤]到人類計(jì)數(shù)習(xí)慣，在計(jì)算機(jī)操作時(shí)，一般都　要把輸入的十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)后再讓計(jì)算機(jī)處理；而計(jì)算機(jī)處理的二進(jìn)制結(jié)果也需　要轉(zhuǎn)換為便于人類識(shí)別的十進(jìn)制數(shù)后顯示出來。因此，需要學(xué)習(xí)不同的數(shù)制及其轉(zhuǎn)換方法?！　?.數(shù)制　　用數(shù)字量表示物理量的大小時(shí)，僅用一位數(shù)碼往往不夠用，因此經(jīng)常需要用進(jìn)位的方法　組成多位數(shù)碼來記錄數(shù)的量。把多位數(shù)碼中每一位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則　稱為數(shù)制。常用的數(shù)制有十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制?！　。?）十進(jìn)制　　十進(jìn)制用0～9這10個(gè)符號(hào)來表示數(shù)，計(jì)數(shù)的基數(shù)是10（即使用的符號(hào)個(gè)數(shù)）。超過9的數(shù)必須用多位數(shù)表示，其中低位和相鄰高位之間的關(guān)系是“逢十進(jìn)一”或“借一當(dāng)十”，故稱為十進(jìn)制。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯電路基礎(chǔ) PDF格式下載

---