基于Quartus II的FPGA/CPLD設(shè)計(jì)與應(yīng)用

內(nèi)容概要

　　《基于Quartus II的FPGA/CPLD設(shè)計(jì)與應(yīng)用》以提高讀者實(shí)踐操作能力和工程設(shè)計(jì)能力為目的，對(duì)EDA技術(shù)和FPGA/CPLD應(yīng)用的相關(guān)知識(shí)進(jìn)行了系統(tǒng)的介紹，內(nèi)容包括EDA技術(shù)的基本知識(shí)，F(xiàn)PGA/CPLD的基本原理，Quartus II的使用方法與使用技巧，主流硬件描述語(yǔ)言VHDL的語(yǔ)法規(guī)則介紹及實(shí)例說(shuō)明，常用的控制或通信功能模塊的設(shè)計(jì)方法實(shí)例，以及采用VHDL語(yǔ)言描述的FPGA/CPLD綜合實(shí)例設(shè)計(jì)?！　　痘赒uartus II的FPGA/CPLD設(shè)計(jì)與應(yīng)用》以實(shí)例為線索，以應(yīng)用設(shè)計(jì)為主體，取材廣泛，由淺入深地介紹了在Quartus II平臺(tái)下利用VHDL語(yǔ)言進(jìn)行FPGA/CPLD設(shè)計(jì)開(kāi)發(fā)的流程和方法。

書(shū)籍目錄

第1章 什么是EDA1.1 EDA技術(shù)概述1.1.1 EDA技術(shù)的起源及發(fā)展1.1.2 EDA技術(shù)的主要內(nèi)容1.1.3 EDA技術(shù)的發(fā)展趨勢(shì)1.2 EDA設(shè)計(jì)基本流程1.3 EDA基本設(shè)計(jì)方法與流程1.4 思考與練習(xí)第2章 FPGA／CPLD簡(jiǎn)介2.1 可編程邏輯器件概述2.1.1 可編程邏輯器件的發(fā)展2.1.2 可編程邏輯器件的分類2.2 FPGA／CPLD的基本結(jié)構(gòu)2.2.1 FPGA的基本結(jié)構(gòu)2.2.2 CPLD的基本結(jié)構(gòu)2.2.3 FPGA和CPLD的比較2.3 Altera公司可編程邏輯器件2.3.1 MAX 7000系列CPLD2.3.2 FLEX l0K系列的結(jié)構(gòu)特點(diǎn)2.3.3 Cyclone系列FPGA2.3.4 Stratix系列FPGA2.4 FPGA／CPLD器件的應(yīng)用選擇2.5 思考與練習(xí)第3章 Quartus Il設(shè)計(jì)流程3.1 Quartus ll 6.0簡(jiǎn)介3.2 第一個(gè)設(shè)計(jì)3.2.1 建立新工程3.2.2 設(shè)計(jì)輸入3.2.3 分析與綜合3.2.4 適配3.2.5 全程編譯3.2.6 時(shí)序仿真3.2.7 電路觀察器3.2.8 打開(kāi)原有工程3.3 引腳分配與下載3.3.1 引腳分配3.3.2 編程與配置3.4 ProjectNavigator(工程導(dǎo)航)與工程管理3.4.1 【Hierarchy】標(biāo)簽頁(yè)3.4.2 【Files】標(biāo)簽頁(yè)3.4.3 工程文件管理3.5 思考與練習(xí)第4章 Quartus Il編輯器使用4.1 文本編輯器4.1.1 【File】菜單4.1.2 文本編輯器編輯工具4.2 原理圖編輯器4.2.1 原理圖編輯工具欄4.2.2 添加原理圖符號(hào)4.2.3 導(dǎo)線繪制與命名4.2.4 視圖切換4.3 波形文件編輯器4.3.1 波形編輯界面4.3.2 波形編輯工具欄4.3.3 仿真設(shè)置4.4 用原理圖輸入法進(jìn)行設(shè)計(jì)4.5 資源分配編輯器4.5.1 用戶界面和主要功能4.5.2 引腳規(guī)劃器4.6 工程設(shè)置4.7 切換界面模式4.8 思考與練習(xí)第5章 VHDL語(yǔ)言基礎(chǔ)5.1 VHDL語(yǔ)言簡(jiǎn)介5.1.1 實(shí)體5.1.2 結(jié)構(gòu)體5.1.3 庫(kù)和程序包5.1.4 配置5.2 VHDL語(yǔ)言描述方式5.3 VHDL程序語(yǔ)法格式5.3.1 實(shí)體聲明5.3.2 結(jié)構(gòu)體聲明與描述5.3.3 程序包5.3.4 配置5.3.5 庫(kù)5.4 VHDL基本數(shù)據(jù)類型……第6章 VHDL描述語(yǔ)句第7章 QuartusⅡ綜合應(yīng)用實(shí)例第8章 基本邏輯電路設(shè)計(jì)實(shí)例第9章 常用功能模塊設(shè)計(jì)第10章 綜合電子設(shè)計(jì)實(shí)例附錄參考文獻(xiàn)

章節(jié)摘錄

　　第1章　什么是EDA　　近些年，隨著計(jì)算機(jī)技術(shù)和大規(guī)模集成電路技術(shù)的不斷發(fā)展，在涉及通信、國(guó)防、航天、醫(yī)學(xué)、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中，EDA技術(shù)發(fā)揮了越來(lái)越重要的作用，常?？梢暂p松地突破一些原來(lái)的技術(shù)瓶頸，大大縮短產(chǎn)品的開(kāi)發(fā)周期、提高產(chǎn)品的性價(jià)比。EDA技術(shù)已經(jīng)成為電子設(shè)計(jì)領(lǐng)域中極其重要的組成部分?！　　颈菊轮攸c(diǎn)】　　EDA技術(shù)的發(fā)展歷史及發(fā)展趨勢(shì)　　EDA技術(shù)涉及的主要內(nèi)容　　EDA技術(shù)的設(shè)計(jì)流程和設(shè)計(jì)方法　　1.1 EDA技術(shù)概述　　EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）技術(shù)是20世紀(jì)90年代初從CAD（計(jì)算機(jī)輔助設(shè)計(jì)）、CAM（計(jì)算機(jī)輔助制造）、CAT（計(jì)算機(jī)輔助測(cè)試）和CAE（計(jì)算機(jī)輔助工程）的概念發(fā)展而來(lái)的。EDA技術(shù)在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)、ASIC測(cè)試和封裝、FPGA（Field Programmable Gate Array）／CPLD（Complex Programmable Logic Device）編程下載和自動(dòng)測(cè)試等技術(shù)；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長(zhǎng)線技術(shù)理論等；以計(jì)算機(jī)為工具，在EDA軟件平臺(tái)上，根據(jù)硬件描述語(yǔ)言HDL完成的設(shè)計(jì)文件，能自動(dòng)地完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯一邏輯化簡(jiǎn)一邏輯分割一邏輯綜合及優(yōu)化一布局布線一邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。設(shè)計(jì)者的工作僅限于利用軟件的方式來(lái)完成對(duì)系統(tǒng)硬件功能的描述，在EDA工具的幫助下，應(yīng)用相應(yīng)的FPGA／CPLD器件，就可以得到最后的設(shè)計(jì)結(jié)果。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過(guò)程如同完成軟件設(shè)計(jì)一樣方便和高效。因此，EDA技術(shù)為現(xiàn)代電子理論和設(shè)計(jì)的表達(dá)與實(shí)現(xiàn)提供了可能性。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于Quartus II的FPGA/CPLD設(shè)計(jì)與應(yīng)用 PDF格式下載

---