高速電路信號完整性分析與設(shè)計

前言

隨著電子技術(shù)和通信技術(shù)的快速發(fā)展，信號速率不斷提高。同時，由于高速電路應(yīng)用的迅速增多，高速芯片和器件也越來越被廣泛使用。高速數(shù)字電路的設(shè)計技術(shù)十分復(fù)雜，尤其是大規(guī)模、超大規(guī)模集成電路越來越多地應(yīng)用到電路系統(tǒng)中，芯片的集成規(guī)模越來越大，體積越來越小，引腳數(shù)越來越多，速率越來越高，隨之帶來的信號完整性問題也變得越來越突出，越來越引起人們的關(guān)注。由此可見，在當(dāng)今快速發(fā)展的電子設(shè)計領(lǐng)域，由IC芯片構(gòu)成的電子系統(tǒng)正朝著大規(guī)模、小體積、高速率的方向飛速發(fā)展。這樣就帶來了一個問題，即電子設(shè)計的體積減小導(dǎo)致電路的布局布線密度變大，而同時信號的頻率還在不斷提高，從而使得如何處理高速信號問題成為一個設(shè)計能否成功的關(guān)鍵因素。同時，隨著計算機(jī)仿真技術(shù)的發(fā)展，在高速數(shù)字電路設(shè)計中，仿真分析與設(shè)計的優(yōu)越性越來越凸現(xiàn)出來。它給設(shè)計者以準(zhǔn)確、直觀的設(shè)計，便于及早發(fā)現(xiàn)問題并及時修改，從而縮短設(shè)計時間，降低設(shè)計成本。目前許多EDA工具都配有電路仿真功能，通過設(shè)計階段的電路仿真，可以在很大程度上避免許多不必要的設(shè)計失誤。利用電路仿真功能去驗證電路，雖然看似“紙上談兵”，但如果相關(guān)算法合理，并且器件模型構(gòu)造和一些參數(shù)選取比較準(zhǔn)確，以及考慮的問題比較全面，那么仿真結(jié)果應(yīng)該是可靠的。信號完整性工程是一門尚未成熟的學(xué)科，正處于不斷地探索階段，其分析方法和實踐都還有待于不斷完善，基于信號完整性分析的高速電路設(shè)計理論和技術(shù)也在不斷地發(fā)展中。編寫本書的目的就是在闡述高速信號完整性問題產(chǎn)生的機(jī)理和現(xiàn)象的基礎(chǔ)上，給出用于高速電路設(shè)計、實現(xiàn)和分析的信號完整性仿真分析和設(shè)計方法。本書從高速信號與高速電路的基本概念和基本理論入手，分析信號完整性所涉及的機(jī)理、現(xiàn)象等，提出本書所要闡述的問題和解決方案。書中結(jié)合高速電路及其PCB設(shè)計分析和應(yīng)用方案，介紹了目前國外最新的信號完整性分析常用工具及其仿真分析方法，結(jié)合所完成的科研項目的實踐，給出了大量具體仿真設(shè)計實例，對高速電路的信號完整性從理論、技術(shù)到應(yīng)用提出一整套解決方案。

內(nèi)容概要

本書較系統(tǒng)、全面、深入地介紹了高速電路信號完整性分析與設(shè)計的基本理論、概念、技術(shù)和應(yīng)用。全書共分12章，內(nèi)容包括：高速信號與高速電路的基本概念、高速信號完整性基本理論、高速邏輯電路分析、高速信號的反射分析、串?dāng)_分析、開關(guān)噪聲分析、時序分析、EMC分析、電源完整性分析、信號完整性仿真模型分析、高速電路差分線設(shè)計以及高速電路仿真設(shè)計實例等。本書配有免費(fèi)電子教學(xué)課件。    本書層次結(jié)構(gòu)清晰，內(nèi)容全面，敘述由淺入深，理論、分析與設(shè)計相結(jié)合，前后連貫。本書還將當(dāng)前高速信號環(huán)境下通信電子電路設(shè)計所面臨的具體問題，結(jié)合高速電路設(shè)計的基本理論和先進(jìn)的信號完整性仿真設(shè)計與分析工具，對電路設(shè)計中所涉及的信號完整性問題進(jìn)行重點闡述，充分反映了近年來高速電路設(shè)計的新理論、新方法、新技術(shù)和新應(yīng)用，可以幫助讀者盡快了解和跟蹤高速電路設(shè)計領(lǐng)域的最新發(fā)展。    本書可作為高等院校理工科電子科學(xué)與技術(shù)以及信息與通信類研究生和高年級本科生的教材及參考書，亦可作為從事通信與電子電路設(shè)計的工程技術(shù)人員學(xué)習(xí)和掌握高速電路設(shè)計與仿真分析的培訓(xùn)教材和參考書。

書籍目錄

第1章　緒論  1.1　高速數(shù)字電路與信號完整性的定義    1.1.1　高速數(shù)字電路的定義    1.1.2　信號完整性的定義  1.2　高速數(shù)字電路設(shè)計研究的內(nèi)容    1.2.1　高速邏輯電路    1.2.2　信號完整性    1.2.3　電磁兼容    1.2.4　電源完整性    1.2.5　高速仿真模型  1.3　高速數(shù)字電路的設(shè)計流程    1.3.1　傳統(tǒng)的數(shù)字電路設(shè)計流程    1.3.2　基于信號完整性分析的高速數(shù)字電路設(shè)計方法  1.4　高速數(shù)字電路仿真設(shè)計軟件    1.4.1  Apsim仿真軟件包    1.4.2  Mentor Graphics公司的.Hyperlynx仿真軟件    1.4.3  Mentor Graphics公司的ICX3.0仿真軟件    1.4.4  CADENCE公司的SPECCTRAQuest，仿真工具    1.4.5  Ansoft公司的Swave仿真工具    1.4.6  Zuken公司的Hot.Stage4工具  1.5　高速數(shù)字電路的發(fā)展趨勢第2章　高速信號完整性的基本理論  2.1　基本電磁理論    2.1.1　麥克斯韋方程組    2.1.2　傳輸線理論    2.1.3　匹配理論  2.2　高速電路基礎(chǔ)知識    2.2.1　時間與頻率、時域與頻域    2.2.2　時間和距離    2.2.3　集總系統(tǒng)與分布系統(tǒng)    2.2.4　帶寬與上升時間    2.2.5　四種電抗  2.3　信號完整性的基本概念  本章小結(jié)  思考題第3章　高速邏輯電路分析  3.1　高速TTL電路    3.1.1　三極管的動態(tài)開關(guān)特勝    3.1.2　TTL基本電路的工作原理    3.1.3　高速TTL的實現(xiàn)方式  3.2　高速CMOS電路    3.2.1  MOS管的開關(guān)特性    3.2.2  CMOS基本電路    3.2.3  CMOS電路的特性    3.2.4  CMOS集成電路的特點    3.2.5  CMOS電路輸入／輸出信號規(guī)則    3.2.6　高速CMOS的實現(xiàn)方式    3.2.7　CMOS電路的改進(jìn)型    3.2.8　如何選擇TTL和CMOS器件  3.3　ECL電路    3.3.1  ECL器件原理及工作特性    3.3.2  ECL發(fā)射極開路輸出結(jié)構(gòu)    3.3.3  ECL電路的工作牦點    3.3.4  ECL電路中電容的影響    3.3.5  ECL電路的設(shè)計原則    3.3.6  PECL接口電路    3.3.7  LVECI/PECL/LVPECL電路比較  3.4  LNDS器件與電路    3.4.1  LVDS器件簡介    3.4.2  LVDS器件的工作原理    3.4.3  LVDS電刪十    3.4.4  LVDS的特點    3.4.5  LVDS的應(yīng)用模式    3.4.6  LVDS系統(tǒng)的設(shè)計  3.5　高速邏輯電路使用規(guī)則    3.5.1　高速TTL的使用規(guī)則    3.5.2　高速CMOS的使用條件    3.5.3　LVDS設(shè)計注意的幾個問題  本章小結(jié)  思考題第4章　高速數(shù)字信號的反射分析  4.1　信號反射的機(jī)理    4.1.1　反射的基本概念    4.1.2　網(wǎng)格圖和線性負(fù)載反射    4.1.3　Bergeron圖和非線性負(fù)載反射　　……第5章　高速信號的串?dāng)_分析第6章　高速信號的開關(guān)噪聲分析第7章　高速信號的時序分析第8章　高速信號的EMC分析第9章　高速信號的電源完整性分析第10章　信號完整性仿真分析模型　第11章　高速電路的差分線設(shè)計第12章　高速電路仿真設(shè)計實例參考文獻(xiàn)

章節(jié)摘錄

插圖：第1章緒論高速問題引起人們的注意，最早起源于一次“奇怪”的設(shè)計失敗現(xiàn)象：美國硅谷一家著名的影像探測系統(tǒng)制造商早在7年前就已經(jīng)成功設(shè)計、制造并上市的產(chǎn)品，卻在最近從生產(chǎn)線下線的產(chǎn)品中出現(xiàn)了問題，新產(chǎn)品無法正常運(yùn)行。這是個20 MHz的系統(tǒng)設(shè)計，似乎無須考慮高速設(shè)計方面的問題，更讓產(chǎn)品設(shè)計工程師們感到困惑的是，新產(chǎn)品沒有任何設(shè)計上的修改，甚至采用的元器件型號也與原始設(shè)計的要求一致，唯一的區(qū)別是集成電路(Ic)制造技術(shù)的進(jìn)步，新采購的電子元器件實現(xiàn)了小型化、快速化。新的器件工藝技術(shù)使得新生產(chǎn)的每一個芯片都成為高速器件，也正是這些高速器件應(yīng)用中的信號完整性問題導(dǎo)致了系統(tǒng)的失敗。隨著現(xiàn)代電子元器件工藝技術(shù)的發(fā)展，Ic開關(guān)速率的提高，信號的上升時間和下降時間迅速縮減，上升、下降時間越短，其諧波成分中的諧波頻率越高，因此不管信號頻率如何，系統(tǒng)都將成為高速系統(tǒng)并且會出現(xiàn)各種信號完整性問題。比較10年前的一個低速器件和現(xiàn)今的高速器件在一段相同長度導(dǎo)線傳播情況時可以發(fā)現(xiàn)，對于低速器件，傳輸導(dǎo)線可以看做是一段簡單的導(dǎo)線，而對于現(xiàn)今的高速器件，信號的傳播則表現(xiàn)出非常明顯的波特性，高速的跳變信號會沿著傳輸線來回反射、振蕩，形成常見的過沖和振鈴。對于高速信號，除了需要考慮導(dǎo)線電阻對傳輸信號的影響外，還要考慮線電容、電感的影響，以及傳輸線之間的串?dāng)_。

編輯推薦

《高速電路信號完整性分析與設(shè)計》特點：講解了高速數(shù)字電路信號完整性分析的基本原理；重點闡述了高速信號完整性問題產(chǎn)生的機(jī)理、現(xiàn)象與解決方案；討論了用于高速電路設(shè)計、實現(xiàn)與分析的信號完整性仿真分析模型的方法；提供了大量的典型高速電路仿真設(shè)計實例，便于讀者對高速電路進(jìn)行仿真設(shè)計與實踐。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    高速電路信號完整性分析與設(shè)計 PDF格式下載

---