流處理器研究與設(shè)計

前言

　　本書的由來　　基于馮·諾依曼體系結(jié)構(gòu)的傳統(tǒng)程序設(shè)計模型和體系結(jié)構(gòu)模型已經(jīng)很好地運行了六十多年。但是，這個模型在當前VLSI工藝下，可靠性、功耗、計算效率、成本等都存在問題。全世界大量從事計算機系統(tǒng)研究、設(shè)計和制造的科學家和工程師們一直在設(shè)計新一代計算機體系結(jié)構(gòu)方面做著不懈的探索?！　〗陙?，國防科技大學計算機學院有很多老師帶領(lǐng)研究生們一直專注于新型體系結(jié)構(gòu)的研究，并且取得過很多創(chuàng)新性成果。我們課題小組的主要成員在20世紀　　　90年代初期攻讀博士、碩士學位時，就開始關(guān)注國際上新型并行計算機體系結(jié)構(gòu)的研究工作；隨后的10年間，承擔和參與了一系列國家自然科學基金項目、863項目和國家重點工程項目，獲得了多項國家和部委級科技成果獎。2000年以后，我們課題組的老師和研究生們把學術(shù)研究的重點集中在高并行處理器技術(shù)領(lǐng)域。經(jīng)過一段時間的學習和研究，到2003年，我們對該領(lǐng)域的研究進行了總結(jié)，課題組的研究重點逐步聚焦到以下4種并行結(jié)構(gòu)：　?。?）以傳統(tǒng)處理器為基礎(chǔ)的片內(nèi)多核結(jié)構(gòu)；　?。?）以多向量處理器部件為基礎(chǔ)的結(jié)構(gòu)；　?。?）以陣列處理器為基礎(chǔ)的結(jié)構(gòu)；　?。?）以處理（計算）單元陣列為基礎(chǔ)的結(jié)構(gòu)?！　‘敃r，我們認為（1）和（3）兩種結(jié)構(gòu)面臨的問題與現(xiàn)有的MPP相似，主要技術(shù)壁壘在于如何提高計算資源的使用效率，在當前程序設(shè)計模式下，要攻克這個壁壘是比較困難的。我們在結(jié)構(gòu)（2）和（4）方面做了更為前沿的探索，資料表明，這種探索的結(jié)果是有吸引力的。國防科技大學計算機學院研制的銀河-Ⅰ和銀河-Ⅱ巨型計算機，都采用了向量處理器的結(jié)構(gòu)，在向量計算機系統(tǒng)研究和應用程序向量化等關(guān)鍵技術(shù)方面都有比較好的技術(shù)積累，同時對向量處理技術(shù)中存在的難點問題也有更加深刻的體會。我們課題組在討論了學術(shù)新穎性和研究復雜性后，選擇了結(jié)構(gòu)（4）作為研究重點，而作為重點研究的方向則慎重地選擇了以處理單元陣列為基礎(chǔ)的新型計算模型——流計算模型?！　∶绹固垢４髮WImagine原型系統(tǒng)是以流計算模型為基礎(chǔ)的流處理器經(jīng)典代表。Imagine在處理器的適用性、功耗、程序效率、單位成本等因素上做了很好的權(quán)衡，其公布的研究成果非常有吸引力，鼓勵我們更加深入地開展流體系結(jié)構(gòu)的研究。2004年，我們申請了自然科學基金，得到2005年度探索項目的資助。在此期間，我們不但閱讀了能夠得到的所有資料，研究了流處理器的體系結(jié)構(gòu)和程序設(shè)計工具鏈，而且啟動了一個基于FPGA的32位流處理器驗證系統(tǒng)的設(shè)計，該處理器被命名為“MASA”（Multi-dimension Adaptive Stream Architecture）。我們同時啟動了MASA模擬器的設(shè)計和實現(xiàn)以及配套工具鏈的構(gòu)造，并將課題組命名為“MASA課題組”。到2005年秋，我們課題組成功地在Altera的StratixII EP2S180上實現(xiàn)了一個完整的32位MASA處理器演示原型MASA-Ⅰ，其清晰的結(jié)構(gòu)和主要測試結(jié)果與當初的模擬結(jié)果非常接近。

內(nèi)容概要

　　 本書介紹了一種新型的非馮•諾依曼體系結(jié)構(gòu)——流體系結(jié)構(gòu)。作者在前人的研究基礎(chǔ)上，結(jié)合自己多年科研工作的體會，介紹了流處理的主要思想、流體系結(jié)構(gòu)及其運行機制、編程模型及編譯器設(shè)計，以JPEG和H264等典型應用為例詳述了應用的流化方法；并敘述了多核流體系結(jié)構(gòu)設(shè)計、程序設(shè)計與編譯、VLSI特性等多個方面的內(nèi)容；最后就流體系結(jié)構(gòu)的未來發(fā)展進行了討論。本書在介紹流體系結(jié)構(gòu)這一專業(yè)領(lǐng)域的知識和技術(shù)時，秉承實事求是的科研精神，力求做到由淺入深、文字流暢、便于閱讀?！　”緯勺鳛閺氖绿幚砥黧w系結(jié)構(gòu)設(shè)計與開發(fā)的科研人員和廣大愛好者的參考書，也可作為大專院校計算機相關(guān)專業(yè)本科生、研究生的教材或參考書。

書籍目錄

第1章　緒論  1.1　VLSI技術(shù)的發(fā)展對處理器體系結(jié)構(gòu)的影響  1.2　應用對體系結(jié)構(gòu)提出的新要求  1.3　高性能體系結(jié)構(gòu)面臨新的挑戰(zhàn)    1.3.1　專用處理器    1.3.2　通用微處理器    1.3.3　DSP與可編程的媒體處理器  1.4　新興的流處理器    1.4.1　Imagine和Merrimac    1.4.2　CELL處理器    1.4.3　基于片上存儲的VIRAM體系結(jié)構(gòu)    1.4.4　片內(nèi)多處理機體系結(jié)構(gòu)的代表：RAW和TRIPS    1.4.5　流計算模型SCORE    1.4.6　新型流體系結(jié)構(gòu)小結(jié)第2章　流處理  2.1　流處理思想  2.2　硬件結(jié)構(gòu)模型    2.2.1　解耦合計算和訪存    2.2.2　多級存儲層次    2.3　流處理實例及與向量處理的比較    2.4　小結(jié)第3章　流處理器微體系結(jié)構(gòu)  3.1　流體系結(jié)構(gòu)設(shè)計思想    3.1.1　控制子系統(tǒng)    3.1.2　存儲子系統(tǒng)    3.1.3　計算子系統(tǒng)    3.1.4　對外接口  3.2　流處理器的指令集設(shè)計技術(shù)    3.2.1　流級指令    3.2.2　kernel級指令  3.3　流處理器的流水線設(shè)計技術(shù)    3.3.1　核心指令執(zhí)行流水線的組織結(jié)構(gòu)    3.3.2　流數(shù)據(jù)訪問流水線的組織結(jié)構(gòu)    3.3.3　流水線的數(shù)據(jù)通路及其相關(guān)處理  3.4　流處理器計算子系統(tǒng)的設(shè)計    3.4.1　簇內(nèi)寄存器文件系統(tǒng)    3.4.2　簇內(nèi)交叉互連開關(guān)    3.4.3　運算單元ALU和DSQ    3.4.4　計算簇內(nèi)便箋存儲器設(shè)計    3.4.5　計算簇間的通信單元設(shè)計    3.4.6　流IO單元設(shè)計  3.5　流處理器控制子系統(tǒng)的設(shè)計    3.5.1　核心指令控制邏輯    3.5.2　流指令控制邏輯    3.5.3　標量處理器核的控制邏輯  3.6　流處理器存儲子系統(tǒng)的設(shè)計    3.6.1　流寄存器文件    3.6.2　Cache    3.6.3　DRAM存儲器  3.7　流處理器核對外接口的設(shè)計    3.7.1　與標量處理器核的接口    3.7.2　多片流處理器核互連接口    3.7.3　片上總線接口    3.8　提高性能的優(yōu)化設(shè)計討論　……第4章　流處理器協(xié)同機制　第5章　流編程模型與編譯器第6章　流應用與編程　第7章　多核流處理器設(shè)計第8章　未來流處理器研究參考文獻縮略語表

章節(jié)摘錄

　　第2章　流處理　　流處理器體系結(jié)構(gòu)是一個新興的體系結(jié)構(gòu)概念，要理解它就必須從流模型、流處理等基本思想入手。本章從概述的角度出發(fā)，主要介紹一些基本的概念思想，以及基于流處理的硬件結(jié)構(gòu)模型。此外，因為流處理是從向量技術(shù)發(fā)展而來的，所以本章最后還以實例說明了二者的區(qū)別?！　?.1　流處理思想　　流，是不間斷的、連續(xù)的、移動的記錄隊列，隊列長度可以是定長或不定長的。流記錄的組成可以復雜或簡單，如一個三角形的頂點、一幅圖像的8×8的像素區(qū)域、一個簡單的整數(shù)等。流處理就是針對流應用的上述特征進行的特殊處理，其本質(zhì)思想可歸納為以下幾點?！　?.計算過程的分解　　計算過程的分解是指人為地將一個應用分解成一系列的計算核心程序（kernel），產(chǎn)生數(shù)據(jù)流圖，形成明確的生產(chǎn)者一消費者模型?；旧鲜歉鶕?jù)功能來劃分核心程序，每個核心都有明確的輸入流和輸出流。

圖書封面

評論、評分、閱讀與下載

---

    流處理器研究與設(shè)計 PDF格式下載

---