數(shù)字邏輯與VHDL設(shè)計(jì)

前言

本書適用于數(shù)字邏輯設(shè)計(jì)的簡(jiǎn)介課程。數(shù)字邏輯設(shè)計(jì)是多數(shù)電氣與計(jì)算機(jī)工程學(xué)科的基礎(chǔ)課程。成功的數(shù)字邏輯電路設(shè)計(jì)人員需要較好地理解基本概念并牢固地掌握計(jì)算機(jī)輔助設(shè)計(jì)（CAD）工具。本書很好地折中了基本概念與CAD工具的實(shí)際應(yīng)用。本書的主要目標(biāo)如下：(1) 教授學(xué)生關(guān)于手工進(jìn)行數(shù)字設(shè)計(jì)的基本概念；(2) 給出使用CAD工具手工設(shè)計(jì)數(shù)字電路的詳細(xì)方法?，F(xiàn)在設(shè)計(jì)人員不再使用手工方式，這里給出手工方式的目的在于為學(xué)生提供數(shù)字電路運(yùn)行的直觀感受。此外，手工方式提供了CAD工具所執(zhí)行操作類型的示例，因此與自動(dòng)設(shè)計(jì)相比也有其優(yōu)點(diǎn)。全書借助于簡(jiǎn)單電路設(shè)計(jì)的示例引入基本概念，電路設(shè)計(jì)時(shí)既采用手工方式，也采用基于CAD工具的現(xiàn)代方法。在學(xué)生建立基本概念之后，書中會(huì)使用CAD工具提供更復(fù)雜的示例。因此，本書的重點(diǎn)在于現(xiàn)代設(shè)計(jì)方法，以演示數(shù)字設(shè)計(jì)是如何進(jìn)行的。技術(shù)與CAD支持本書探討現(xiàn)代數(shù)字電路的實(shí)現(xiàn)技術(shù)。重點(diǎn)在于可編程邏輯器件（PLD），PLD是課程教學(xué)中最合適的技術(shù)。首先，PLD廣泛用于實(shí)踐中，且?guī)缀踹m合所有類型的數(shù)字電路設(shè)計(jì)。事實(shí)上，學(xué)生工作后更可能會(huì)進(jìn)行基于PLD的設(shè)計(jì)。其次，PLD中的電路由終端用戶編程實(shí)現(xiàn)。因此，學(xué)生會(huì)在實(shí)驗(yàn)室條件下得到許多機(jī)會(huì)來采用實(shí)際的芯片實(shí)現(xiàn)書中的設(shè)計(jì)示例。學(xué)生也可在自己的計(jì)算機(jī)中仿真所設(shè)計(jì)電路的行為。我們?cè)谠O(shè)計(jì)中使用兩種最為流行的PLD：復(fù)雜可編程邏輯器件（CPLD）和現(xiàn)場(chǎng)可編程門陣列（FPGA）。CAD支持基于軟件Altera Quartus II。Quartus II在Altera CPLD和FPGA中提供自動(dòng)的設(shè)計(jì)成圖，而Altera CPLD和FPGA則是業(yè)界最廣泛使用的PLD。Quartus II吸引我們的特性主要如下：● 它是一種商業(yè)產(chǎn)品。學(xué)生可很容易地將設(shè)計(jì)輸入到CAD系統(tǒng)中，將設(shè)計(jì)編譯到一個(gè)選取的器件（器件的選擇可隨時(shí)更改，且設(shè)計(jì)可針對(duì)不同的器件），仿真結(jié)果電路的功能，且如果實(shí)驗(yàn)室條件允許，學(xué)生可用實(shí)際的器件實(shí)現(xiàn)該設(shè)計(jì)。● 它使用硬件描述語(yǔ)言（HDL）和方案捕獲來提供輸入。在本書中，我們強(qiáng)調(diào)基于HDL的設(shè)計(jì)，因?yàn)榛贖DL的設(shè)計(jì)是實(shí)踐中使用最有效率的設(shè)計(jì)方法。我們會(huì)詳細(xì)描述IEEE標(biāo)準(zhǔn)VHDL語(yǔ)言并在示例中廣泛使用。● 它可自動(dòng)地將設(shè)計(jì)針對(duì)不同類型的器件。該特性允許我們演示目標(biāo)器件架構(gòu)影響設(shè)計(jì)人員的電路的方法?！?它可用在多數(shù)類型的計(jì)算機(jī)上。Quartus II可運(yùn)行在使用Microsoft Windows的計(jì)算機(jī)上，但Altera的大學(xué)計(jì)劃軟件也可在其他機(jī)器上使用，如SUN或HP工作站。本書的范圍第1章簡(jiǎn)介設(shè)計(jì)數(shù)字系統(tǒng)的過程，探討設(shè)計(jì)過程的關(guān)鍵步驟并解釋如何使用CAD工具來自動(dòng)完成任務(wù)。此外，還會(huì)介紹二進(jìn)制數(shù)。第2章介紹邏輯電路的基本概念，給出使用邏輯代數(shù)來表示電路的方法。此外，還會(huì)簡(jiǎn)介VHDL。第3章介紹數(shù)字電路。首先介紹如何使用晶體管來建立基本的邏輯門，隨后介紹影響電路性能的各種因素。重點(diǎn)在于最新技術(shù)，特別是CMOS技術(shù)和可編程邏輯器件。第4章介紹組合電路的綜合。內(nèi)容涉及綜合過程的各個(gè)方面，包括初始設(shè)計(jì)、優(yōu)化步驟，并介紹用于該目的的CAD工具。第5章介紹執(zhí)行算術(shù)運(yùn)算的電路。首先探討數(shù)字系統(tǒng)中的數(shù)字表示，然后介紹如何使用邏輯電路來操縱這些數(shù)字。此外，本章還演示了如何使用VHDL來指定期望的功能，以及CAD工具如何用來開發(fā)所需電路的機(jī)制。第6章介紹用做構(gòu)件塊的組合電路。包括編碼器、解碼器和乘法器電路。這些電路非常便于演示許多VHDL構(gòu)造的應(yīng)用，為讀者提供機(jī)會(huì)來發(fā)現(xiàn)VHDL的高級(jí)特性。第7章介紹存儲(chǔ)器。內(nèi)容涉及實(shí)現(xiàn)常規(guī)結(jié)構(gòu)的移位寄存器和計(jì)數(shù)器，包含這些結(jié)構(gòu)的VHDL設(shè)計(jì)。此外，本章還介紹了較大系統(tǒng)的設(shè)計(jì)方法。第8章介紹同步順序電路（有限狀態(tài)機(jī)），解釋這些電路的行為并手工或自動(dòng)開發(fā)實(shí)際設(shè)計(jì)技術(shù)。第9章探討異步順序電路。盡管有點(diǎn)重復(fù)，但可給出這種電路的主要特性。盡管實(shí)際中很少使用異步電路，但應(yīng)引起我們的重視，因?yàn)楫惒诫娐房蔀槲覀兲峁┫喈?dāng)?shù)偷墓?。?0章探討真實(shí)系統(tǒng)設(shè)計(jì)中出現(xiàn)的實(shí)際問題，給出實(shí)際中經(jīng)常碰到的問題及克服方法。大電路示例演示了設(shè)計(jì)數(shù)字系統(tǒng)的層次方法。提供了這些電路的完整VHDL代碼。第11章介紹測(cè)試。邏輯電路的設(shè)計(jì)人員必須了解測(cè)試電路的需要，并應(yīng)能掌握測(cè)試的基本方法。第12章介紹一個(gè)完整的CAD流程，以指導(dǎo)設(shè)計(jì)人員進(jìn)行數(shù)字電路的設(shè)計(jì)、實(shí)現(xiàn)及測(cè)試。課程覆蓋范圍本書涉及兩個(gè)學(xué)期課程的所有材料。一個(gè)學(xué)期學(xué)完本書也是可能的，前提是老師不過多地著墨于VHDL和CAD工具。為使學(xué)生在一個(gè)學(xué)期內(nèi)學(xué)完本書，我們以模塊的方式組織了VHDL內(nèi)容。我們?cè)诙鄠惗啻髮W(xué)教學(xué)的經(jīng)驗(yàn)表明，教師只需花3-4學(xué)時(shí)來講授VHDL，而將主要精力集中在順序電路上。書中給出的VHDL示例大多是自我解釋型的，學(xué)生很容易看懂。此外，教師需要講解如何使用CAD工具。在不講授VHDL的前提下，本書還可用做邏輯設(shè)計(jì)課程的教材。但即使是VHDL的初步知識(shí)，對(duì)學(xué)生也是有益的，對(duì)設(shè)計(jì)人員更是如此。一學(xué)期課程第1章中的多數(shù)內(nèi)容屬于簡(jiǎn)介內(nèi)容，目的在于激發(fā)學(xué)生的學(xué)習(xí)興趣。學(xué)生可很容易地學(xué)習(xí)這些內(nèi)容。講義中應(yīng)包含如下內(nèi)容：● 第1章的1.6節(jié)?！?第2章的所有內(nèi)容?！?第3章的3.1-3.7節(jié)。此外，如果學(xué)生具備一些電路的基本知識(shí)，可包含3.8節(jié)和3.9節(jié)的內(nèi)容?！?第4章的4.1-4.7節(jié)，以及4.12節(jié)?！?第5章的5.1-5.5節(jié)。● 第6章的所有章節(jié)?！?第7章的所有章節(jié)。● 第8章的8.1-8.9節(jié)。如果時(shí)間允許，可包含第9章中的9.1-9.3節(jié)，以及第10章中的一個(gè)或兩個(gè)示例。一季度課程一季度課程可包含如下內(nèi)容：● 第1章的1.6節(jié)?！?第2章的所有內(nèi)容?！?第3章的3.1-3.3節(jié)。● 第4章的4.1-4.5節(jié)，以及4.12節(jié)?！?第5章的5.1-5.3節(jié)，以及5.5節(jié)?！?第6章的所有內(nèi)容。● 第7章的7.1-7.10節(jié)，以及7.13節(jié)。● 第8章的8.1-8.5節(jié)。更傳統(tǒng)的方法第2章和第4章中的內(nèi)容介紹布爾代數(shù)、組合邏輯電路及基本的化簡(jiǎn)技術(shù)。第2章僅使用AND、OR、NOT、NAND和NOE門來介紹這些主題。第3章探討實(shí)現(xiàn)技術(shù)的細(xì)節(jié)，第4章介紹綜合技術(shù)及其他類型的邏輯門。第4章中的內(nèi)容需要學(xué)生先掌握NAND、NOR和XOR邏輯門以及各種可編程邏輯器件的內(nèi)容。需要包含更多內(nèi)容的教師可考慮包含第2章及第4章的內(nèi)容。為理解NAND、NOR和XOR邏輯門的用途，只需要教師提供這些邏輯門的基本定義。VHDLVHDL是一種復(fù)雜的語(yǔ)言，一些教師認(rèn)為對(duì)初學(xué)者來說較難掌握。我們考慮到了該問題并試圖解決它。不需要介紹整個(gè)VHDL語(yǔ)言。在書中，我們給出了用于設(shè)計(jì)和綜合邏輯電路的重要VHDL構(gòu)造。其他許多構(gòu)造，如僅在仿真時(shí)使用該語(yǔ)言有意義的構(gòu)造，則省略了。VHDL的內(nèi)容介紹是逐步深入的，只是在需要高級(jí)特性時(shí)才在文中給出。本書包含有150個(gè)VHDL代碼示例。這些示例演示了VHDL用于描述大量邏輯電路的方式。例題書中每章均包含了一些例題，這些例題可指導(dǎo)學(xué)生解答習(xí)題。習(xí)題本書中提供有超過400道習(xí)題。書末給出了部分習(xí)題的答案。所有習(xí)題的答案提供在本書的解答手冊(cè)中。實(shí)驗(yàn)本書可作為不包含實(shí)驗(yàn)的課程使用。若不包含實(shí)驗(yàn)課，則學(xué)生通過使用CAD工具來仿真所設(shè)計(jì)電路的運(yùn)行，可獲得有用的實(shí)踐經(jīng)驗(yàn)。如果有附加實(shí)驗(yàn)，那么本書中的許多設(shè)計(jì)示例也適用。教師可通過訪問網(wǎng)頁(yè)www.mhhe.com/brownvranesic獲得本書的解答手冊(cè)及PPT。致謝感謝對(duì)本書提供過幫助的所有人員。Kelly Chan對(duì)手稿進(jìn)行了技術(shù)性審定。Dan Vranesic繪制了一些圖形，并與Dashanand Singh一起準(zhǔn)備了解答手冊(cè)。Tom Czajkowski檢查了部分習(xí)題的答案。Jonathan Rose提供了一些有益的建議。新澤西理工學(xué)院的William Barnes、北卡羅萊納州立大學(xué)的Thomas Bradicich，McGill大學(xué)的James Clark，喬治亞理工學(xué)院的Stephen Deweerth，北卡羅萊納州立大學(xué)的小Clay Gloster，皇后大學(xué)的Carl Hamacher，克羅拉多大學(xué)的Vincent Heuring，威斯康星大學(xué)的Yu Hen Hu，得克薩斯大學(xué)的Wei-Ming Lin，滑鐵盧大學(xué)的Wayne Loucks，Ryerson大學(xué)的Nagi Mekhiel，堪薩斯州立大學(xué)的Maritza Muguira，猶他大學(xué)的Chris Myers，McMaster大學(xué)的Nicola Nicolici，加利福尼亞大學(xué)的Vojin Oklobdzija，羅切斯特理工大學(xué)的James Paler，阿爾伯特大學(xué)的Witold Pedrycz，南加利福尼亞大學(xué)的Gandhi Puvvada，密爾沃基工程學(xué)校的Teodoro Robles，波士頓大學(xué)的Tatyana Roziner，卡內(nèi)基·梅隆大學(xué)的Rob Rutenbar，佛羅里達(dá)大學(xué)的Eric Schwartz，俄勒岡州立大學(xué)的Wen-Tsong Shiue，馬里蘭大學(xué)的小Charles Silio，密蘇里大學(xué)的Scott Smith，愛荷華州立大學(xué)的Arun Somani，得克薩斯大學(xué)的Bernard Svihel，英國(guó)哥倫比亞大學(xué)的Steve Wilton，北達(dá)科他州立大學(xué)的Chao You，以及McGill大學(xué)的Zeljko Zilic，審讀了本書并提供了許多建設(shè)性意見。感謝Altera公司提供Quartus II系統(tǒng)，尤其要感謝Chris Balough、Misha Burich和Udi Landen。還要感謝McGraw-Hill公司員工的支持。感謝來自Raghothaman Srinivasan, Darlene Schueller, April Southwood, Curt Reynolds, Laurie Janssen, Kara Kudronowica, Stacy Patch, Linda Avenarius, Lori Hancock和Kris Tibbetts的幫助。

內(nèi)容概要

本書適用于數(shù)字邏輯設(shè)計(jì)的簡(jiǎn)介課程，主要目標(biāo)如下：（1）教授學(xué)生關(guān)于手工進(jìn)行數(shù)字設(shè)計(jì)的基本概念；（2）給出使用CAD工具手工設(shè)計(jì)數(shù)字電路的詳細(xì)方法。內(nèi)容涉及設(shè)計(jì)數(shù)字系統(tǒng)的過程、邏輯電路的基本概念、數(shù)字電路、組合電路的綜合、執(zhí)行算術(shù)運(yùn)算的電路、用做構(gòu)件塊的組合電路、存儲(chǔ)器、同步順序電路、異步順序電路、真實(shí)系統(tǒng)設(shè)計(jì)中出現(xiàn)的實(shí)際問題、電路測(cè)試以及CAD流程等。 　　本書可作為計(jì)算機(jī)和電子工程等專業(yè)本科生及研究生的教材，也可作為集成電路設(shè)計(jì)人員的參考書

作者簡(jiǎn)介

作者：(美國(guó))布朗 (Brown.S.) (美國(guó))弗蘭尼斯克 (Vranesic.Z.)

書籍目錄

第1章  設(shè)計(jì)概念	    　1.1  數(shù)字硬件	      　　1.1.1  標(biāo)準(zhǔn)芯片	      　　1.1.2  可編程邏輯器件	 　　1.1.3  定制芯片	      　1.2  設(shè)計(jì)過程	      　1.3  數(shù)字硬件設(shè)計(jì)	  　　1.3.1  基本設(shè)計(jì)環(huán)	  　　1.3.2  計(jì)算機(jī)結(jié)構(gòu)	                　　1.3.3  數(shù)字硬件單元設(shè)計(jì)	         　1.4  本書中的邏輯電路設(shè)計(jì)	       　1.5  理論與實(shí)踐	           　1.6  二進(jìn)制數(shù)	          　　1.6.1  十進(jìn)制數(shù)和二進(jìn)制數(shù)間的轉(zhuǎn)換	　參考文獻(xiàn)	第2章  邏輯電路基礎(chǔ)	　2.1  變量與函數(shù)　2.2  求逆	　2.3  直值表	　2.4  邏輯門與網(wǎng)絡(luò)	　　2.4.1  邏輯網(wǎng)絡(luò)分析	　2.5  布爾代數(shù)	　　2.5.1  維恩圖	　　2.5.2  符號(hào)與術(shù)語(yǔ)	　　2.5.3  運(yùn)算順序	　2.6  使用AND、OR和NOT邏輯門的綜合	　　2.6.1   積和與和積	　2.7　NAND和NOR邏輯網(wǎng)絡(luò)	　2.8　設(shè)計(jì)示例	　　2.8.1  三路燈控制	　　2.8.2  乘法器電路	　2.9   CAD工具基礎(chǔ)	　　2.9.1  設(shè)計(jì)輸入	　　2.9.2  綜合	　　2.9.3  功能仿真	　　2.9.4  物理設(shè)計(jì)	　　2.9.5  時(shí)序仿真	　　2.9.6  芯片配置	　2.10   VHDL基礎(chǔ)	　　2.10.1  VHDL中數(shù)字信號(hào)的表示	　　2.10.2  編寫簡(jiǎn)單的VHDL代碼	　　2.10.3  如何才能不編寫VHDL代碼	　2.11  結(jié)論	  　2.12  例題	  　習(xí)題	　參考文獻(xiàn)	第3章  實(shí)現(xiàn)技術(shù)	　3.1  晶體管開關(guān)	　3.2  NMOS邏輯門	　3.3  CMOS邏輯門	　　3.3.1  邏輯門電路的速度	　3.4  負(fù)邏輯系統(tǒng)	　3.5   標(biāo)準(zhǔn)芯片	　　3.5.1  400系列標(biāo)準(zhǔn)芯片	　3.6   可編程邏輯器件	　　3.6.1　可編程邏輯陣列(PLA)	　　3.6.2  可編程陣列邏輯(PAL)	　　3.6.3  PLA和PAL的編程	　　3.6.4  復(fù)雜可編程邏輯器件(CPLD)	　　3.6.5  現(xiàn)場(chǎng)可編程門陣列	　　3.6.6  使用CAD工具實(shí)現(xiàn)CPLD和FPGA中的電路　　……第4章  邏輯函數(shù)的優(yōu)化實(shí)現(xiàn)第5章  數(shù)字表示和算術(shù)電路第6章  組合電路構(gòu)件塊	第7章  觸發(fā)器、寄存器、計(jì)數(shù)器和一個(gè)簡(jiǎn)單的處理器第8章  同步順序電路	第9章  異步順序電路	第10章  數(shù)字系統(tǒng)設(shè)計(jì)第11章  邏輯電路測(cè)試第12章  計(jì)算機(jī)輔助設(shè)計(jì)工具部分參考答案

章節(jié)摘錄

插圖：So far we have assumed that the OR gates in a PAL，as in a PLA，connect directlv tOthe output pms ofthe chip.In many PALs extra circuitry is added at the output ofeach OR gate to provide additional flexibility.It is customary to use the term macrocell to refer tothe OR gate combined with the extra circuitry.An exarilpie of the flexibility that may be provided It a macrocell is given in Figure 3 29.The symbol labeled flip-flop represents a memory element?It stores the value produced by the OR gate output at a particular pointin time and can hold that value indefinitely.The flip-flop is controlled by the signal calledclock?When clock makes a transition from logic value 0 to 1.the flip.flop stores the valueat its D mput at that time and this value appears at the flip-flop’s Q output FIip-flops areusedtorimplementingmanytypes oflogic circuits，aswewill showinChapter7.In section 2.8.2 we discussed a 2-to-1 multiplexer circuit.It has two data inputs.aselect input，and one output.The select input is used to choose one of the data inputs asthe multiplexer’s output.In Figure 3 29 a 2-to-1 multiplexer selects as an output from mePAL either the OR-gate output or the flip-flop output The multiplexer’s select line can beprogrammed to be either 0 or 1 Figure 3.29 shows another logic gate.called a tri.stateDuller,connectedbetweenthemultiplexerandthePALoutput.Wediscusstri.

編輯推薦

《數(shù)字邏輯與VHDL設(shè)計(jì)(第3版)(英文版)》新特性：給出了大量的示例，又僅包含幾個(gè)基本的邏輯元素的電路到像簡(jiǎn)單處理器的數(shù)字系統(tǒng)；深入揭示了現(xiàn)代數(shù)字電路技術(shù)，強(qiáng)調(diào)了可編程邏輯器件；全書設(shè)計(jì)示例中大量使用IEEE標(biāo)準(zhǔn)VHDL語(yǔ)言，且該語(yǔ)言的介紹方式由淺入深，包含《數(shù)字邏輯與VHDL設(shè)計(jì)(第3版)(英文版)》PPT及提供給教員習(xí)題解答的網(wǎng)站。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯與VHDL設(shè)計(jì) PDF格式下載

---