基于FPGA的SOPC嵌入式系統(tǒng)設(shè)計與典型實例

前言

　　基于FPGA的電子系統(tǒng)設(shè)計技術(shù)是21世紀電子應(yīng)用工程師必備的基本技能之一，而基于FPGA的SOPC設(shè)計技術(shù)是當前電子系統(tǒng)設(shè)計領(lǐng)域最前沿的技術(shù)之一。Altera公司、Xilinx公司、Lattis公司、QuickLogic公司等全球最重要的FPGA及EDA公司都分別推出SOPC系統(tǒng)解決方案。SOC設(shè)計技術(shù)將是2l世紀的技術(shù)發(fā)展趨勢，是現(xiàn)在高校和社會嵌入式培訓(xùn)班必需的內(nèi)容和亮點?！　OPC設(shè)計具體包括以32位Nios II為核心的嵌入式系統(tǒng)的硬件配置、硬件設(shè)計、硬件仿真、軟件設(shè)計以及軟件調(diào)試等。SOPC系統(tǒng)設(shè)計的基本軟件工具包括：　　·Quartus II：用于完成Nios II系統(tǒng)的綜合、硬件優(yōu)化、適配、編程下載以及硬件系統(tǒng)　　調(diào)試等；　　·SOPC Builder：是Altera Nios II嵌入式處理器開發(fā)軟件包，用于實現(xiàn)Nios II系統(tǒng)的配　　置、生成；　　·ModelSim：用于對SOPC生成的NiosⅡ系統(tǒng)的HDL描述進行系統(tǒng)功能仿真；　　·Nios II IDE：用于進行軟件開發(fā)、調(diào)試以及向目標開發(fā)板進行Flash下載。　　目前市場上同類的SOPC書比較少，而且清一色地介紹編程語言和基礎(chǔ)原理，對設(shè)計技術(shù)細節(jié)和實際工程案例涉及甚微，與SOPC設(shè)計技術(shù)現(xiàn)在的蓬勃發(fā)展與大量應(yīng)用遠遠不符。本書的出版正可以填補這種空白。本書將以實用和應(yīng)用為基本原則，根據(jù)作者多年積累的開發(fā)經(jīng)驗，通過講練結(jié)合、循序漸進的形式來講解，便于讀者牢固深入學(xué)習(xí)，快速入門與提高。

內(nèi)容概要

　　基于FPGA的SOPC設(shè)計技術(shù)是當前電子系統(tǒng)設(shè)計領(lǐng)域最前沿的技術(shù)之一。全書通過核心技術(shù)與典型實例的形式，全面系統(tǒng)、深入淺出地介紹了基于FPGA的嵌入式SOPC系統(tǒng)設(shè)計技術(shù)與應(yīng)用實例。全書共分14章，第1～3章簡要介紹了FPGA硬件結(jié)構(gòu)知識、Verilog HDL編程基礎(chǔ)、FPGA常用開發(fā)工具，引導(dǎo)讀者入門；第4～7章重點對嵌入式SOPC系統(tǒng)設(shè)計技術(shù)進行了細致闡述，內(nèi)容包括：SOPC硬件系統(tǒng)開發(fā)、SOPC軟件系統(tǒng)開發(fā)、Avalon總線規(guī)范、Nios II外圍設(shè)備及其編程；第8～14章通過7個典型實例，對基于FPGA的嵌入式SOPC系統(tǒng)設(shè)計過程進行實際演練，具體包括：七段數(shù)碼管時鐘顯示實例、串口通信DMA傳輸實例、LED燈控PWM IP核的設(shè)計實例、通用TFT-LCD控制器及PS2鼠標設(shè)計實例、對對碰游戲設(shè)計實例、GPS信息接收系統(tǒng)設(shè)計實例以及基于Nios II的I2C總線傳輸應(yīng)用設(shè)計。經(jīng)過這些例子的學(xué)習(xí)，讀者設(shè)計的能力將迅速提升，產(chǎn)生質(zhì)的飛躍。　　本書語言通俗，結(jié)構(gòu)清晰，基礎(chǔ)知識和大量工程實例結(jié)合，實踐性強。不但詳細介紹了基于FPGA的嵌入式SOPC系統(tǒng)設(shè)計的構(gòu)架與軟硬件編程，同時提供了應(yīng)用設(shè)計思路與方案，對實例的所有程序代碼做了詳細注釋，利于讀者理解和鞏固知識點?！　”緯溆泄獗P一張，包含了全書所有實例的硬件原理圖和程序源代碼，方便讀者學(xué)習(xí)和使用。本書適合計算機、自動化、電子及硬件等相關(guān)專業(yè)的大學(xué)生，以及從事FPGA開發(fā)的科研人員使用。

書籍目錄

第一篇 FPGA基礎(chǔ)第1章 FPGA硬件結(jié)構(gòu)知識1.1 CPLD/FPGA概述1.1.1 CPLD/FPGA的特點1.1.2 CPLD/FPGA的發(fā)展方向1.1.3 CPLD/FPGA的應(yīng)用領(lǐng)域1.2 FPGA體系結(jié)構(gòu)1.2.1 FPGA基本結(jié)構(gòu)1.2.2 FPGA的結(jié)構(gòu)特點1.2.3 FPGA的編程工藝1.3 FPGA常用芯片與選用1.3.1 FPGA常用芯片1.3.2 FPGA器件的選用1.4 本章小結(jié)第2章 VerilogHDL語言編程基礎(chǔ)2.1 VerilogHDL語言特點2.2 VerilogHDL程序的基本結(jié)構(gòu)2.2.1 模塊2.2.2 模塊調(diào)用2.3 程序格式2.4 注釋與間隔符2.5 數(shù)值2.6 字符串2.7 標識符2.8 系統(tǒng)任務(wù)和函數(shù)2.9 編譯指令2.10 數(shù)據(jù)類型2.10.1 線網(wǎng)（Net）和變量（Variable）2.10.2 標量（Scalar）與矢量（Vector）2.10.3 線網(wǎng)（Net）數(shù)據(jù)類型2.10.4 變量（Variable）數(shù)據(jù)類型2.10.5 數(shù)組（Array）類型2.10.6 參數(shù)2.10.7 名字空間2.11 表達式2.11.1 操作符2.11.2 操作數(shù)2.11.3 延遲表達式2.11.4 表達式的位寬2.11.5 有符號表達式2.12 本章小結(jié)第3章 FPGA常用開發(fā)工具3.1 硬件開發(fā)工具QuartusⅡ3.1.1 QuartusⅡ簡介3.1.2 QuartusⅡ設(shè)計流程3.1.3 QuartusⅡ設(shè)計方法3.1.4 QuartusⅡ功能詳解3.1.5 時序約束與分析3.1.6 設(shè)計優(yōu)化3.1.7 SignalTapⅡ3.2 ModelSim開發(fā)工具3.2.1 ModelSim簡介3.2.2 基本仿真步驟3.2.3 ModelSim各界面介紹3.2.4 ModelSim調(diào)試功能3.3 本章小結(jié)第二篇 SOPC入門第4章 SOPC硬件系統(tǒng)開發(fā)4.1 SOPC系統(tǒng)特點與開發(fā)流程4.2 SOPCBuilder硬件開發(fā)環(huán)境介紹4.2.1 SOPCBuilder功能4.2.2 SOPCBuilder組成4.2.3 SOPCBuilder中包含的組件4.3 使用SOPCBuilder創(chuàng)建NiosⅡ系統(tǒng)模塊4.3.1 創(chuàng)建QuartusⅡ 工程4.3.2 啟動并配置SOPCBuilder4.3.3 添加CPU及外設(shè)IP模塊4.3.4 生成NiosⅡ 系統(tǒng)4.4 集成NiosⅡ 系統(tǒng)到QuartusⅡ工程4.4.1 創(chuàng)建包含NiosⅡ 系統(tǒng)的QuartusⅡ頂層模塊4.4.2 FPGA引腳分配及其他設(shè)置4.4.3 QuartusⅡ 工程的編譯并下載4.5 本章小結(jié)第5章 SOPC軟件系統(tǒng)開發(fā)5.1 NiosⅡ 處理器結(jié)構(gòu)5.1.1 NiosⅡ 處理器概述5.1.2 編程模型5.1.3 JTAG調(diào)試模塊5.2 NiosⅡ 指令系統(tǒng)介紹5.2.1 NiosⅡ 處理器的指令集5.2.2 NiosⅡ 定制指令介紹5.2.3 定制指令實現(xiàn)方式5.2.4 定制指令設(shè)計實例——前導(dǎo)0檢測器5.3 NiosⅡ IDE集成開發(fā)環(huán)境5.3.1 NiosⅡ IDE簡介5.3.2 HAL系統(tǒng)庫5.3.3 RTOS和TCP/IP協(xié)議棧5.4 使用NiosⅡ IDE建立應(yīng)用程序5.4.1 創(chuàng)建C/C++工程5.4.2 配置工程的系統(tǒng)屬性5.4.3 編譯及運行工程5.4.4 調(diào)試模式5.5 使用FlashProgrammer下載5.5.1 定制目標板5.5.2 FlashProgrammer配置及下載5.6 本章小結(jié)第6章 Avalon總線規(guī)范6.1 Avalon總線概述6.1.1 Avalon總線的特點6.1.2 術(shù)語和概念6.2 Avalon總線信號6.2.1 Avalon信號類型列表6.2.2 Avalon信號時序6.2.3 Avalon總線傳輸特性6.3 Avalon從端口傳輸6.3.1 Avalon從端口信號介紹6.3.2 Avalon從端口讀傳輸6.3.3 Avalon從端口寫傳輸6.4 Avalon主端口傳輸6.4.1 Avalon主端口模塊介紹6.4.2 Avalon主端口讀傳輸6.4.3 Avalon主端口寫傳輸6.5 Avalon流水線傳輸模式6.5.1 具有固定延遲的從端口流水線讀傳輸6.5.2 具有可變延遲的從端口流水線讀傳輸6.5.3 主端口流水線讀傳輸6.6 Avalon流傳輸模式6.6.1 流模式從端口傳輸6.6.2 流模式主端口傳輸6.7 Avalon三態(tài)傳輸6.7.1 三態(tài)從端口傳輸6.7.2 三態(tài)主端口傳輸6.8 Avalon突發(fā)傳輸6.8.1 主端口突發(fā)傳輸6.8.2 從端口突發(fā)傳輸6.9 與傳輸無關(guān)的信號6.9.1 中斷請求信號6.9.2 復(fù)位控制信號6.10 Avalon總線地址對齊方式6.10.1 本地地址對齊6.10.2 動態(tài)地址對齊6.11 本章小結(jié)第7章 NiosⅡ 外圍設(shè)備及其編程7.1 并行輸入/輸出（PIO）7.1.1 功能描述7.1.2 配置選項7.1.3 寄存器描述與中斷7.1.4 軟件編程模型7.2 通用異步收發(fā)器（UART）7.2.1 功能描述7.2.2 配置選項7.2.3 寄存器描述與中斷7.2.4 軟件編程模型7.3 定時器（Timer）7.3.1 功能描述7.3.2 配置選項7.3.3 寄存器描述與中斷7.3.4 軟件編程模型7.4 JTAGUART7.4.1 功能描述7.4.2 配置選項7.4.3 寄存器描述與中斷7.4.4 軟件編程模型7.5 SDRAM控制器7.5.1 功能描述7.5.2 配置選項7.5.3 SDRAM控制器配置實例7.5.4 軟件編程模型7.6 CFI控制器7.6.1 功能描述7.6.2 配置選項7.6.3 軟件編程模型7.7 EPCS設(shè)備控制器7.7.1 功能描述7.7.2 配置選項7.7.3 軟件編程模型7.8 DMA控制器7.8.1 功能描述7.8.2 配置選項7.8.3 寄存器描述與中斷7.8.4 軟件編程模型7.9 系統(tǒng)ID7.9.1 功能描述7.9.2 配置選項7.9.3 軟件編程模型7.10 SPI7.10.1 功能描述7.10.2 配置選項7.10.3 寄存器描述7.10.4 軟件編程模型7.11 本章小結(jié)第三篇 應(yīng)用實戰(zhàn)第8章 基于FPGA的SOPC系統(tǒng)開發(fā)實例1——七段數(shù)碼管時鐘顯示實例8.1 實例內(nèi)容說明8.2 設(shè)計思路分析8.3 硬件設(shè)計8.4 軟件設(shè)計與程序代碼8.5 實例小結(jié)第9章 基于FPGA的SOPC系統(tǒng)開發(fā)實例2——串口通信DMA傳輸實例9.1 實例內(nèi)容說明9.2 設(shè)計思路分析9.3 硬件設(shè)計9.4 軟件設(shè)計與程序代碼9.4.1 NiosⅡ HAL中與DMA設(shè)計相關(guān)的API函數(shù)9.4.2 軟件部分的設(shè)計9.5 實例小結(jié)第10章 基于FPGA的SOPC系統(tǒng)開發(fā)實例3——LED燈控PWMIP核設(shè)計10.1 實例內(nèi)容說明10.2 設(shè)計思路分析10.3 硬件設(shè)計10.4 軟件設(shè)計與程序代碼10.5 實例小結(jié)第11章 基于FPGA的SOPC系統(tǒng)開發(fā)實例4——通用TFT-LCD控制器及PS2鼠標設(shè)計實例11.1 實例內(nèi)容說明11.2 設(shè)計思路分析11.3 硬件設(shè)計11.4 軟件設(shè)計與程序代碼11.5 實例小結(jié)第12章 基于FPGA的SOPC系統(tǒng)開發(fā)實例5——對對碰游戲12.1 實例內(nèi)容說明12.2 設(shè)計思路分析12.3 硬件設(shè)計12.4 軟件設(shè)計與程序代碼12.5 實例小結(jié)第13章 基于FPGA的SOPC系統(tǒng)開發(fā)實例6——GPS信息接收系統(tǒng)的設(shè)計13.1 實例內(nèi)容說明13.2 設(shè)計思路分析13.3 硬件設(shè)計13.4 軟件設(shè)計與程序代碼13.5 實例小結(jié)第14章 基于FPGA的SOPC系統(tǒng)開發(fā)實例7——基于NiosⅡ的I2C總線傳輸應(yīng)用設(shè)計14.1 實例內(nèi)容說明14.2 設(shè)計思路分析14.3 I2C總線介紹14.3.1 I2C總線特點14.3.2 I2C總線工作原理14.4 AT24C02芯片介紹14.4.1 AT24C02概述14.4.2 AT24C02讀寫時序14.5 SOPC系統(tǒng)的創(chuàng)建14.6 軟件設(shè)計與程序代碼14.7 實例小結(jié)附錄A NiosⅡ HAL中與PIO設(shè)計相關(guān)的API函數(shù)

章節(jié)摘錄

　　第一篇 FPGA基礎(chǔ)　　第1章 FPGA硬件結(jié)構(gòu)知識　　隨著信息技術(shù)革命和計算機技術(shù)的飛速發(fā)展，可編程邏輯技術(shù)已發(fā)展成一門關(guān)鍵的科學(xué)技術(shù)，而FPGA在工業(yè)界也已被廣泛的應(yīng)用。本書第1章，將首先介紹FPGA硬件結(jié)構(gòu)知識?！　?.1 CPLD/FPGA概述　　CPLD是復(fù)雜可編程邏輯器件（Complex Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gage Array）的簡稱，兩者的功能基本相同，只是實現(xiàn)原理略有不同，所以有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或CPLD/FPGA?！　PLD最早由Altera公司推出即MAX系列，多為Flash、EEPROM架構(gòu)或乘積項（Product Term）架構(gòu)，需外接配置用的EPROM下載。由于Altera的FLEX/ACEX/APEX系列也是ARAM架構(gòu)，所以通常把Altera的FELX/ACEX/APEX系列芯片也叫做FPGA。

編輯推薦

　　語言通俗，結(jié)構(gòu)清晰，基礎(chǔ)知識和大量工程實例結(jié)合，實踐性強。不但詳細介紹了基于FPGA的嵌入式SOPC系統(tǒng)設(shè)計的構(gòu)架與軟硬件編程，同時提供了應(yīng)用設(shè)計思路與方案，對實例的所有程序代碼做了詳細注釋，利于讀者理解和鞏固知識點?！　　痘贔PGA的SOPC嵌入式系統(tǒng)設(shè)計與典型實例》配有光盤一張，包含了全書所有實例的硬件原理圖和程序源代碼，方便讀者學(xué)習(xí)和使用?！痘贔PGA的SOPC嵌入式系統(tǒng)設(shè)計與典型實例》適合計算機、自動化、電子及硬件等相關(guān)專業(yè)的大學(xué)生，以及從事FPGA開發(fā)的科研人員使用。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    基于FPGA的SOPC嵌入式系統(tǒng)設(shè)計與典型實例 PDF格式下載

---