深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計(jì)

前言

　　集成電路是信息產(chǎn)業(yè)的核心部分。2000年，以集成電路為基礎(chǔ)的信息產(chǎn)業(yè)成為世界第一大產(chǎn)業(yè)。2007年，我國(guó)信息產(chǎn)業(yè)規(guī)模己超過(guò)日本，連續(xù)四年位列世界第二，已成為我國(guó)第一大支柱產(chǎn)業(yè)。2005年，我國(guó)已經(jīng)超過(guò)美國(guó)，成為全球第一大集成電路消費(fèi)市場(chǎng)。但是我國(guó)集成電路設(shè)計(jì)業(yè)總銷售額僅占全球市場(chǎng)的3%，這一產(chǎn)業(yè)規(guī)模使得我國(guó)集成電路行業(yè)的貿(mào)易逆差也成為全球第一。據(jù)“中國(guó)集成電路設(shè)計(jì)產(chǎn)業(yè)新十年發(fā)展論壇暨中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)設(shè)計(jì)分會(huì)2005年年會(huì)”會(huì)議報(bào)告，2004年我國(guó)集成電路的進(jìn)口額是石油進(jìn)口額的1.3倍，鋼材進(jìn)口額的1 7倍，高達(dá)546.2億美元，這種形勢(shì)還在繼續(xù)惡化。針對(duì)我國(guó)集成電路自主創(chuàng)新能力薄弱、缺乏核心技術(shù)的現(xiàn)狀，國(guó)家非常重視“十一五”期間集成電路產(chǎn)業(yè)的發(fā)展，“自主創(chuàng)新”將成為產(chǎn)業(yè)發(fā)展的戰(zhàn)略重點(diǎn)，加快我國(guó)從集成電路的消費(fèi)大國(guó)到產(chǎn)業(yè)強(qiáng)國(guó)的轉(zhuǎn)型步伐?！　≡诟叨送ㄓ眯酒I(lǐng)域，我國(guó)經(jīng)過(guò)多年的努力已經(jīng)擁有自主設(shè)計(jì)的CPU、存儲(chǔ)器和DSP芯片。但是至今還沒(méi)有自主設(shè)計(jì)的商品化FPGA器件及其軟件系統(tǒng)。在《國(guó)家中長(zhǎng)期科學(xué)和技術(shù)發(fā)展規(guī)劃綱要（2006——2020）》中，已經(jīng)把核心電子器件、高端通用芯片及基礎(chǔ)軟件產(chǎn)品列為重大專項(xiàng)，其中FPGA是重要的組成部分。隨著國(guó)際電子工業(yè)競(jìng)爭(zhēng)日趨激烈，產(chǎn)品從開始設(shè)計(jì)到最終上市的時(shí)間直接關(guān)系到企業(yè)的生存與否?；贔PGA設(shè)計(jì)的電子產(chǎn)品具有設(shè)計(jì)成本低、上市時(shí)間快、設(shè)計(jì)靈活便于修改、生命周期長(zhǎng)等優(yōu)點(diǎn)，在通信、消費(fèi)電子、汽車電子、工業(yè)控制、互聯(lián)網(wǎng)等領(lǐng)域均得到了廣泛應(yīng)用，并不斷滲透到ASIC、ASSP、DSP芯片的傳統(tǒng)市場(chǎng)。FPGA的市場(chǎng)占有份額以及在整個(gè)集成電路領(lǐng)域的核心地位不斷提高。

內(nèi)容概要

　　《深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計(jì)》譯自加拿大Vaughn Betz所著的《Architecture and CAD for Deepsubmicron FPGAs》，《深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計(jì)》是FPGA硬件結(jié)構(gòu)設(shè)計(jì)和軟件算法開發(fā)的經(jīng)典之作?！渡顏單⒚譌PGA結(jié)構(gòu)與CAD設(shè)計(jì)》詳細(xì)論述了在高性能FPGA結(jié)構(gòu)設(shè)計(jì)和CAD軟件開發(fā)中的要點(diǎn)，著重探討了對(duì)深亞微米FPGA至關(guān)重要的技術(shù)和學(xué)術(shù)問(wèn)題?！渡顏單⒚譌PGA結(jié)構(gòu)與CAD設(shè)計(jì)》不討論如何使用商用的FPGA器件，而是側(cè)重于自主研究設(shè)計(jì)FPGA芯片結(jié)構(gòu)和軟件算法。通過(guò)分析和比較不同的可編程硬件結(jié)構(gòu)、優(yōu)化算法，得出提高FPGA芯片結(jié)構(gòu)效率和算法性能的基本方法?！　　渡顏單⒚譌PGA結(jié)構(gòu)與CAD設(shè)計(jì)》適合于電子和計(jì)算機(jī)技術(shù)專業(yè)高年級(jí)本科生和研究生使用，也可供通信、軟件和機(jī)電類研究生、教師，以及相關(guān)專業(yè)技術(shù)人員參考。

書籍目錄

第1章 引言1.1 FPGA概述1.2 FPGA結(jié)構(gòu)問(wèn)題1.3 研究方法和CAD工具1.4 本書結(jié)構(gòu)1.5 致謝第2章 背景知識(shí)與之前的研究工作2.1 FPGA結(jié)構(gòu)2.1.1 FPGA可編程技術(shù)2.1.2 FPGA邏輯單元塊結(jié)構(gòu)2.1.3 FPGA布線結(jié)構(gòu)2.2 FPGA CAD工具2.2.1 綜合和邏輯單元塊打包2.2.2 布局2.2.3 布線2.2.4 延時(shí)模型2.2.5 時(shí)序分析2.3 小結(jié)第3章 CAD工具：打包和布局3.1 邏輯單元塊打包3.1.1 基于簇的邏輯單元塊3.1.2 基本邏輯單元塊打包算法：VPack3.1.3 時(shí)序驅(qū)動(dòng)邏輯單元塊打包算法：T-VPack3.1.4 T-VPack和VPack的比較3.2 布局：VPR3.2.1 VPR布局工具概述3.2.2 新型自適應(yīng)退火方案3.2.3 新型成本函數(shù)：線性擁擠3.2.4 線網(wǎng)邊界框的增量式更新方法3.3 小結(jié)第4章 布線工具和布線結(jié)構(gòu)生成4.1 CAD流程中VPR的地位4.2 參數(shù)化結(jié)構(gòu)及其生成4.2.1 參數(shù)化結(jié)構(gòu)4.2.2 布線資源圖4.2.3 參數(shù)化結(jié)構(gòu)的自動(dòng)生成4.3 布通率驅(qū)動(dòng)布線器4.3.1 成本函數(shù)和布線策略4.3.2 速度的改進(jìn)4.4 時(shí)序驅(qū)動(dòng)布線器4.4.1 Elmore延時(shí)模型的優(yōu)點(diǎn)4.4.2 Elmore延時(shí)的直接優(yōu)化4.4.3 線網(wǎng)布線算法復(fù)雜度4.4.4 動(dòng)態(tài)基本成本函數(shù)4.4.5 布線策略4.5 延時(shí)提取和時(shí)序分析4.6 布線器和布局算法的驗(yàn)證4.6.1 布通率驅(qū)動(dòng)布線器和布局算法4.6.2 時(shí)序驅(qū)動(dòng)布線器4.7 小結(jié)第5章 全局布線結(jié)構(gòu)5.1 研究出發(fā)點(diǎn)5.2 實(shí)驗(yàn)方法5.2.1 CAD流程5.2.2 面積利用率的衡量指標(biāo)5.2.3 FPGA結(jié)構(gòu)的重要細(xì)節(jié)5.3 實(shí)驗(yàn)結(jié)果：偏向型布線結(jié)構(gòu)5.3.1 邏輯單元塊方形陣列的結(jié)果5.3.2 邏輯單元塊矩形陣列的結(jié)果5.4 實(shí)驗(yàn)結(jié)果：非均勻布線結(jié)構(gòu)5.4.1 中心/邊緣布線通道寬度比例5.4.2 中心加寬的布線通道5.4.3 I/O布線通道5.5 小結(jié)第6章 基于簇結(jié)構(gòu)的邏輯塊第7章 詳細(xì)互連結(jié)構(gòu)第8章 結(jié)論和后續(xù)工作附錄A VPR中的視圖附錄B EPGA電路和工藝建模附錄C 互連晶體管和金屬線的尺寸參考文獻(xiàn)關(guān)鍵詞索引專業(yè)名詞中英文對(duì)照

章節(jié)摘錄

　　第1章　引言　　自從1984年問(wèn)世以來(lái)，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）已經(jīng)成為數(shù)字電路設(shè)計(jì)領(lǐng)域中的一種最普遍的實(shí)現(xiàn)途徑，并且發(fā)展成為每年20億美元的產(chǎn)業(yè)。半導(dǎo)體工藝尺寸已經(jīng)進(jìn)入深亞微米領(lǐng)域，促使FPGA的邏輯容量大幅上升，使之能適合于實(shí)現(xiàn)更大規(guī)模的設(shè)計(jì)。為了充分利用這些新型的深亞微米工藝技術(shù)，必須重新構(gòu)建FPGA硬件結(jié)構(gòu)和相應(yīng)的CAD（計(jì)算機(jī)輔助設(shè)計(jì)）工具。本書論述了高性能FPGA結(jié)構(gòu)設(shè)計(jì)和CAD工具開發(fā)過(guò)程中的一些關(guān)鍵問(wèn)題，其中著重探討了FPGA在深亞微米工藝下的重要議題?！　∫韵氯齻€(gè)要素決定了FPGA的性能：將電路映射到FPGA的CAD工具質(zhì)量，F(xiàn)PGA硬件結(jié)構(gòu)特性和FPGA電路設(shè)計(jì)水平（即晶體管級(jí)的電路設(shè)計(jì)）。本書對(duì)這三個(gè)要素做了全面綜合的研究，并且相信這是第一本系統(tǒng)探討FPGA結(jié)構(gòu)和相應(yīng)CAD工具的書籍?！　榱嗽u(píng)價(jià)不同F(xiàn)PGA結(jié)構(gòu)的優(yōu)劣，需要各種CAD工具，它們能夠根據(jù)每一種被研究的FPGA結(jié)構(gòu)自動(dòng)實(shí)現(xiàn)電路。一旦電路用某種FPGA結(jié)構(gòu)實(shí)現(xiàn)，就需要準(zhǔn)確的面積和延時(shí)模型來(lái)評(píng)價(jià)在待測(cè)的FPGA結(jié)構(gòu)上所實(shí)現(xiàn)電路的性能（達(dá)到的速度和需要的面積）。因此本書包括以下三部分主要內(nèi)容：開發(fā)高效靈活的CAD架構(gòu)，創(chuàng)建準(zhǔn)確的FPGA延時(shí)和面積模型和探討FPGA硬件結(jié)構(gòu)的關(guān)鍵問(wèn)題?！　⊥ㄟ^(guò)衡量在深亞微米工藝下（0.35gm）所需要的面積和達(dá)到的速度，全書比較了各種FPGA結(jié)構(gòu)。采用了對(duì)FPGA版圖進(jìn)行詳細(xì)估計(jì)的面積模型，并兼顧一些重要深亞微米效應(yīng)的延時(shí)模型，例如，在早期研究中經(jīng)常被忽略但又值得注意的金屬線阻容效應(yīng)。只有采用在目標(biāo)生產(chǎn)工藝上FPGA電路的詳細(xì)模型，才能夠充分地研究FPGA的結(jié)構(gòu)問(wèn)題。因此本書對(duì)這些問(wèn)題做了廣泛的探討?！　」I(yè)界對(duì)FPGA的研發(fā)往往只關(guān)注個(gè)別問(wèn)題的解決方法——結(jié)構(gòu)工程師選擇合理的設(shè)計(jì)方案并做必要的猜測(cè)，使得一個(gè)產(chǎn)品能夠適時(shí)地進(jìn)入市場(chǎng)。工業(yè)界的產(chǎn)品文檔并不說(shuō)明這些設(shè)計(jì)方案是仔細(xì)研究所得的，還只是有根有據(jù)的猜測(cè)。他們通常不會(huì)調(diào)查（或者至少不會(huì)發(fā)表）不同的設(shè)計(jì)方案可能會(huì)造成的迥異效果?！?/pre>








圖書封面



圖書標(biāo)簽Tags
無(wú)




評(píng)論、評(píng)分、閱讀與下載



還沒(méi)讀過(guò)(52)
勉強(qiáng)可看(376)
一般般(642)
內(nèi)容豐富(2664)
強(qiáng)力推薦(218)


 


    深亞微米FPGA結(jié)構(gòu)與CAD設(shè)計(jì) PDF格式下載