出版時間:2007-8 出版社:電子工業(yè) 作者:周潤景 頁數(shù):451
Tag標簽:無
內(nèi)容概要
本書介紹了使用Quartus Ⅱ7.0開發(fā)FPGA/CPLD數(shù)字系統(tǒng)的開發(fā)流程和設(shè)計方法,通過實例講解,介紹了數(shù)字電路設(shè)計的原理圖編輯、文本編輯和混合編輯的方法,并對大型數(shù)字系統(tǒng)設(shè)計實例進行了解析。本書還介紹了宏功能模塊及IP核的使用方法,DSP Builder與Quartus Ⅱ結(jié)合的使用方法。本書的講解深入淺出,實例豐富,圖文并茂,系統(tǒng)實用。 本書可作為從事數(shù)字系統(tǒng)設(shè)計的科研人員的參考書,也可作為高等學(xué)校電子類專業(yè)的EDA實用教材。
書籍目錄
第1章 Altera Quartus II開發(fā)流程 1.1 Quartus II軟件綜述 1.1.1 Qua_rtus II軟件的特點及支持的器件 1.1.2 Quartus II軟件的集成工具及其功能簡介 1.1.3 Quartus II軟件的用戶界面 1.2 設(shè)計輸入 1.2.1 設(shè)計輸入方式 1.2.2 設(shè)計方法 1.3 約束輸入 1.3.1 使用分配編輯器(Assignments Editor) 1.3.2 使用引腳規(guī)劃器(Pin Planner) 1.3.3 使用Settings對話框 1.4 綜合 1.4.1 使用Quartus II軟件集成綜合 1.4.2 控制綜合 1.4.3 第三方綜合工具 1.5 布局布線 1.5.1 設(shè)置布局布線參數(shù) 1.5.2 反向標注分配 1.6 仿真 1.6.1 指定仿真器設(shè)置 1.6.2 建立矢量源文件 1.6.3 第三方仿真工具 1.7 編程與配置 1.7.1 建立編程文件 1.7.2 器件編程和配置第2章 Altera Quartus II的使用 2.1 原理圖和圖表模塊編輯 2.1.1 內(nèi)附邏輯函數(shù) 2.1.2 編輯規(guī)則 2.1.3 原理圖和圖表模塊編輯工具 2.1.4 原理圖編輯流程 2.2 文本編輯 2.3 混合編輯(自底向上) 2.4 混合編輯(自頂向下)第3章 門電路設(shè)計范例 3.1 與非門電路 3.2 或非門電路 3.3 異或門電路 3.4 三態(tài)門電路 3.5 單向總線緩沖器 3.6 雙向總線緩沖器第4章 組合邏輯電路設(shè)計范例 4.1 編碼器 4.1.1 8線-3線編碼器 4.1.2 8線-3線優(yōu)先編碼器 4.2 譯碼器 4.2.1 3線-8線譯碼器 4.2.2 BCD-7段顯示譯碼器 4.3 數(shù)據(jù)選擇器 4.3.1 4選1數(shù)據(jù)選擇器 4.3.2 8選1數(shù)據(jù)選擇器 4.4 數(shù)據(jù)分配器 4.5 數(shù)值比較器 4.6 加法器 4.6.1 半加器 4.6.2 全加器 4.6.3 4位全加器 4.7 減法器 4.7.1 半減器 4.7.2 全減器 4.7.3 4位全減器第5章 觸發(fā)器設(shè)計范例第6章 時序邏輯電路設(shè)計范例第7章 存儲器設(shè)計范例第8章 數(shù)字系統(tǒng)設(shè)計范例第9章 可參數(shù)化宏模塊及IP核的使用第10章 DSP Builder設(shè)計范例第11章 基于FPGA的射頻熱療系統(tǒng)的設(shè)計第12章 基于FPGA的直流電動機伺服系統(tǒng)的設(shè)計附錄A 可編程數(shù)字開發(fā)系統(tǒng)簡介參考文獻
圖書封面
圖書標簽Tags
無
評論、評分、閱讀與下載
基于Quartus Ⅱ的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例 PDF格式下載