數(shù)字電路與邏輯設(shè)計(jì)教程

內(nèi)容概要

本書(shū)詳細(xì)講解了數(shù)字邏輯電路的基礎(chǔ)，重點(diǎn)介紹邏輯門電路、組合邏輯電路、觸發(fā)電路、時(shí)序邏輯電路、脈沖的產(chǎn)生和變換電路、數(shù)\模和模\數(shù)轉(zhuǎn)換電路、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件的電路結(jié)構(gòu)、工作原理、實(shí)驗(yàn)和課程設(shè)計(jì)。    本書(shū)中還安排了多個(gè)實(shí)驗(yàn)課程實(shí)驗(yàn)，對(duì)前總分章節(jié)進(jìn)行了實(shí)踐訓(xùn)練。并且，在附錄中匯編了常用數(shù)字集成電路的名稱、型引、型號(hào)、引腳排列等肉容。    本書(shū)可作為廣大中專院校電子類、電氣類、計(jì)算機(jī)類、自動(dòng)化類等專業(yè)的教學(xué)用書(shū)，也可供相同專業(yè)的應(yīng)勝性本科生及函授、自考學(xué)生使用。

書(shū)籍目錄

第1章 數(shù)字邏輯電路基礎(chǔ)　1.1 數(shù)字電路的概述　　1.1.1 數(shù)字信號(hào)和數(shù)字電路　　1.1.2 數(shù)字電路的特點(diǎn)與分類　1.2 數(shù)制和碼制　　1.2.1 進(jìn)位計(jì)數(shù)制與常用計(jì)數(shù)制　　1.2.2 數(shù)制轉(zhuǎn)換　　1.2.3 碼制和常用代碼　1.3 邏輯代數(shù)基礎(chǔ)　　1.3.1 基本邏輯運(yùn)算與復(fù)合邏輯運(yùn)算　　1.3.2 邏輯代數(shù)基本定律及基本規(guī)則　　1.3.3 邏輯函數(shù)的表示及化簡(jiǎn)　　1.3.4 邏輯函數(shù)的化簡(jiǎn)　1.4 本章小結(jié)　1.5 習(xí)題第2章 邏輯門電路　2.1 半導(dǎo)體器件的開(kāi)關(guān)特性　　2.1.1 二極管的開(kāi)關(guān)特性　　2.1.2 三極管的開(kāi)關(guān)特性 　　2.1.3 MOS管的開(kāi)關(guān)特性　2.2 雙極型邏輯門電路　　2.2.1 與門、或門、非門　　2.2.2 TTL與非門　　2.2.3 其他類型TTL門　2.3 單極型邏輯門電路　　2.3.1 常見(jiàn)的MOS邏輯門　　2.3.2 MOS邏輯門電路特點(diǎn)　2.4 本章小結(jié)　2.5 習(xí)題第3章 組合邏輯電路　3.1 組合邏輯電路的分析　　3.1.1 組合邏輯電路的特點(diǎn)　　3.1.2 組合邏輯電路的一般分析方法　　3.1.3 組合邏輯電路分析舉例　3.2 組合邏輯電路的設(shè)計(jì)　　3.2.1 組合邏輯電路的一般設(shè)計(jì)方法　　3.2.2 組合邏輯電路設(shè)計(jì)舉例　3.3 常見(jiàn)組合邏輯電路及其應(yīng)用　　3.3.1 全加器　　3.3.2 譯碼器　　3.3.3 編碼器　　3.3.4 數(shù)據(jù)選擇器和分配器　3.4 組合邏輯電路中的險(xiǎn)象及其消除　　3.4.1 險(xiǎn)象及產(chǎn)生原因　　3.4.2 險(xiǎn)象的檢查與消除　3.5 本章小結(jié)　3.6 習(xí)題第4章 觸發(fā)器　4.1 觸發(fā)器概述　　4.1.1 觸發(fā)器的基本性質(zhì)　　4.1.2 基本（RS）觸發(fā)器　　4.1.3 觸發(fā)器邏輯功能的描述　4.2 時(shí)鐘型觸發(fā)器　　4.2.1 時(shí)鐘型RS觸發(fā)器　　4.2.2 時(shí)鐘型D觸發(fā)器　　4.2.3 時(shí)鐘型JK觸發(fā)器　　4.2.4 時(shí)鐘型T觸發(fā)器　4.3 主從型觸發(fā)器　　4.3.1 時(shí)鐘型觸發(fā)器的空翻現(xiàn)象　　4.3.2 主從型RS觸發(fā)器　　4.3.3 主從型JK觸發(fā)器　4.4 邊沿型觸發(fā)器和維持—阻塞型觸發(fā)器　　4.4.1 邊沿型觸發(fā)器　　4.4.2 維持—阻塞型觸發(fā)器　4.5 常用集成觸發(fā)器　　4.5.1 7474雙D觸發(fā)器芯片　　4.5.2 74112雙JK觸發(fā)器芯片　　4.5.3 集成觸發(fā)器的主要指標(biāo)　4.6 本章小結(jié)　4.7 習(xí)題第5章 時(shí)序邏輯電路　5.1 時(shí)序邏輯電路的分析　　5.1.1 時(shí)序邏輯電路概述　　5.1.2 時(shí)序邏輯電路的分析方法　　5.1.3 時(shí)序邏輯電路分析舉例　5.2 常見(jiàn)時(shí)序邏輯部件及應(yīng)用　　5.2.1 寄存器　　5.2.2 計(jì)數(shù)器　5.3 同步時(shí)序邏輯電路設(shè)計(jì)　5.4 本章小結(jié)　5.5 習(xí)題第6章 脈沖的產(chǎn)生和變換電路　6.1 概述　6.2 555定時(shí)器電路　　6.2.1 555定時(shí)器電路組成和工作原理　6.3 單穩(wěn)態(tài)觸發(fā)器　　6.3.1 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器　　6.3.2 單穩(wěn)態(tài)觸發(fā)器應(yīng)用舉例　6.4 施密特觸發(fā)器　　6.4.1 用555定時(shí)器構(gòu)成的施密特觸發(fā)器　　6.4.2 施密特觸發(fā)器應(yīng)用舉例　6.5 多諧振蕩器　　6.5.1 用555定時(shí)器構(gòu)成的多諧振蕩器　　6.5.2 多諧振蕩器應(yīng)用舉例　6.6 本章小結(jié)　6.7 習(xí)題第7章 數(shù)/模與模/數(shù)轉(zhuǎn)換　7.1 數(shù)/模轉(zhuǎn)換器（DAC）　　7.1.1 DAC概述　　7.1.2 DAC的電路形式及工作原理　　7.1.3 集成DAC 183　7.2 模/數(shù)轉(zhuǎn)換器（ADC）　　7.2.1 ADC概述　　7.2.2 ADC的電路形式及工作原理　　7.2.3 集成ADC　7.3 本章小結(jié)　7.4 習(xí)題第8章 存儲(chǔ)器與可編程邏輯器件　8.1 大規(guī)模和超大規(guī)模集成電路的特點(diǎn)和分類　　8.1.1 大規(guī)模和超大規(guī)模集成電路的特點(diǎn)　　8.1.2 大規(guī)模和超大規(guī)模集成電路的分類　8.2 存儲(chǔ)器　　8.2.1 存儲(chǔ)器的分類　　8.2.2 只讀存儲(chǔ)器　　8.2.3 隨機(jī)存取存儲(chǔ)器　8.3 可編程邏輯器件　　8.3.1 可編程邏輯陣列（PLA）的功能與應(yīng)用　　8.3.2 可編程陣列邏輯（PAL）的功能與應(yīng)用　　8.3.3 通用陣列邏輯（GAL）簡(jiǎn)介　　8.3.4 現(xiàn)場(chǎng)可編程門陣列邏輯電路（FPGA）簡(jiǎn)介　　8.3.5 標(biāo)準(zhǔn)單元邏輯電路（SCL）簡(jiǎn)介　8.4 本章小結(jié)　8.5 習(xí)題第9章 實(shí)驗(yàn)與課程設(shè)計(jì)　9.1 電路實(shí)驗(yàn)要求　　9.1.1 實(shí)驗(yàn)課的重要性　　9.1.2 實(shí)驗(yàn)前的預(yù)習(xí)及預(yù)習(xí)報(bào)告　　9.1.3 實(shí)驗(yàn)過(guò)程中應(yīng)注意的問(wèn)題　　9.1.4 實(shí)驗(yàn)報(bào)告的書(shū)寫要求　9.2 數(shù)字電路實(shí)驗(yàn)　　9.2.1 實(shí)驗(yàn)1 門電路　　9.2.2 實(shí)驗(yàn)2 組合邏輯設(shè)計(jì)　　9.2.3 實(shí)驗(yàn)3 觸發(fā)器　　9.2.4 實(shí)驗(yàn)4 555定時(shí)器及應(yīng)用　9.3 課程設(shè)計(jì)　　9.3.1 交通信號(hào)燈控制器　　9.3.2 脈搏計(jì)設(shè)計(jì)附錄　附錄A 常用邏輯符號(hào)對(duì)照表　附錄B 半導(dǎo)體集成電路的型號(hào)命名法　附錄C 數(shù)字集成電路功能端符號(hào)　附錄D 集成電路主要性能參數(shù)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計(jì)教程 PDF格式下載

---