精通Verilog HDL

內(nèi)容概要

本書從實(shí)際應(yīng)用的角度詳細(xì)地向讀者介紹了Verilog HDL語言的使用，并利用實(shí)例深入剖析了Verilog HDL語法在實(shí)際應(yīng)用中的要點(diǎn)，結(jié)構(gòu)清晰，內(nèi)容豐富。    全書共分為9章。前7章分別介紹了設(shè)計方法概論，Verilog HDL的語法，行為建模，同步設(shè)計，異步設(shè)計，功能性單元，I2C Slave設(shè)計。第8章為微處理器設(shè)計，第9章為JPEG Encoder設(shè)計。這兩章通過兩個完整的設(shè)計實(shí)例，為讀者詳述了設(shè)計概念，深入分析了電路設(shè)計的前因后果。    為了方便讀者學(xué)習(xí)，本書所附的實(shí)例程序都利用ModelSim仿真現(xiàn)過，讀者只要拷貝到自己的目錄就能執(zhí)行。實(shí)例中除了行為級的模型外，RTL級的程序在不同的綜合工具下綜合結(jié)果稍有不同，并不需要改動設(shè)計。本書相關(guān)實(shí)例和習(xí)題源碼請到http//:www.fecit.com.cn“下載專區(qū)”下載。    本書可作為電子、通信、計算機(jī)及IC設(shè)計相關(guān)專業(yè)高年級本科生和研究生教學(xué)用書，同時適合于對Verilog HDL與集成電路設(shè)計感興趣的專業(yè)人士，也可供從事電路設(shè)計和系統(tǒng)開發(fā)的工程設(shè)計人員閱讀參考。

作者簡介

簡弘倫，資深芯片設(shè)計工程師，中國臺灣大學(xué)工程科學(xué)研究所，畢業(yè)于成功大學(xué)工程科學(xué)系，曾任職于美商泰鼎科技、威盛電子對于數(shù)字計算、影像及視頻壓縮等有深厚的興趣。

書籍目錄

第1章  設(shè)計方法概論（Design Methodology Introduction）  1.1  verilog HDL硬件設(shè)計語言  1.2  設(shè)計流程（Design Flow）  1.3  程序設(shè)計風(fēng)格（Coding Style）  1.4  綜合（Synthesis）  1.5  布局與布線（Auto Placement & Route,AP&R）  1.6  標(biāo)準(zhǔn)延遲（Standard Delay Format,SDF）文件  1.7  現(xiàn)場可編程門陣列（Field Programming Gate Array,FPGA）  1.8  結(jié)構(gòu)化ASIC （Structural ASIC）  1.9  測試  1.10  功率消耗（Power Consumption）  1.11  本章習(xí)題第2章  硬件設(shè)計語言（Hardware Description Language）  2.1  設(shè)計層（Design Hierarchy）  2.2  模塊（Module）  2.3  端口聲明（Port Declarations）  2.4  參數(shù)聲明（Port Declarltions）  2.5  include directives  2.6  變量聲明（Varible Declarations）  2.7  管腳對應(yīng)規(guī)則（Port Mapping Rule）  2.8  輸出輸入管腳規(guī)則（Port Connecting Rule）  2.9  測試平臺（Test Bench）  2.10  事件（Event）  2.11  仿真器（Simulator）  2.12  執(zhí)行過程（Execuing Procedure）  2.13  波形（Waveform）    2.14  空白與注釋（Space & Comments）  2.15  數(shù)字單位（Number of Specification）  2.16  數(shù)值邏輯（Value Logic）  2.17  數(shù)據(jù)類型（Data Type）  2.18  持續(xù)指定（Continuous Assignment）  2.19  運(yùn)算符（Continuous Assignment）  2.20  三態(tài)緩沖器及雙向信號（Tristate Buffer & Bidirectional Signals）  2.21  設(shè)計實(shí)例  2.22  本章習(xí)題第3章  行為建模（Behavioral Modeling）第4章  同步設(shè)計（Synchronous Design）第5章  異步設(shè)計（Asynchronous Deign）第6章  功能性單元（Functional Unit）第7章  I2C Slave模型（I2C Slave Modeling）第8章  微處理器設(shè)計實(shí)例（Microprocessor Design）第9章  JPEG編碼硬件加速器（JPEG Encoder Acceletator）

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    精通Verilog HDL PDF格式下載

---