出版時(shí)間:2005-9 出版社:電子工業(yè)出版社 作者:佩德羅尼 頁(yè)數(shù):284
Tag標(biāo)簽:無(wú)
內(nèi)容概要
自從VHDL在1987年成為IEEE標(biāo)準(zhǔn)之后,就因其在電路模型建立、仿真、綜合等方面的強(qiáng)大功能而被廣泛用于復(fù)雜數(shù)字邏輯電路的設(shè)計(jì)中。本書共分為三個(gè)基本組成部分,首先詳細(xì)介紹VHDL語(yǔ)言的背景知識(shí)、基本語(yǔ)法結(jié)構(gòu)和VHDL代碼的編寫方法;然后介紹VHDL電路單元庫(kù)的結(jié)構(gòu)和使用方法,以及如何將新的設(shè)計(jì)加入到現(xiàn)有的或自己新建立的單元庫(kù)中,以便于進(jìn)行代碼的分割、共享和重用;最后介紹PLD和FPGA的發(fā)展歷史、主流廠商所提供的開發(fā)環(huán)境的使用方法。本書在內(nèi)容結(jié)構(gòu)的組織上有獨(dú)特之處,例如將并發(fā)描述語(yǔ)句、順序描述語(yǔ)句、數(shù)據(jù)類型與運(yùn)算操作符和屬性等獨(dú)立成章,使讀者更容易清晰準(zhǔn)確地掌握這些重要內(nèi)容。本書注重設(shè)計(jì)實(shí)踐,給出了大量完整設(shè)計(jì)實(shí)例的電路圖、相關(guān)基本概念、電路工作原理以及仿真結(jié)果,從而將VHDL語(yǔ)法學(xué)習(xí)和如何采用它進(jìn)行電路設(shè)計(jì)有機(jī)地結(jié)合在一起。 本書適合通信工程、電子工程及相關(guān)專業(yè)的高年級(jí)本科生作為教材使用,同時(shí)也可以作為進(jìn)行可編程邏輯器件應(yīng)用開發(fā)的培訓(xùn)教材。
作者簡(jiǎn)介
Volnei A.Pedroni:在美國(guó)加利福尼亞理工學(xué)院獲得電子工程博士學(xué)位,目前在巴西聯(lián)邦技術(shù)教育中心擔(dān)任教授。
書籍目錄
第—部分 電路設(shè)計(jì) 第1章 引言 1.1 關(guān)于VHDL 1.2 設(shè)計(jì)流程 1.3 EDA工具 1.4 從VHDL代碼到電路的轉(zhuǎn)化 1.5 設(shè)計(jì)實(shí)例 第2章 VHDL代碼結(jié)構(gòu) 2.1 VHDL代碼基本單元 2.2 庫(kù)聲明 2.3 實(shí)體 2.4 構(gòu)造體 2.5 例題 2.6 習(xí)題 第3章 數(shù)據(jù)類型 3.1 預(yù)定義的數(shù)據(jù)類型 3.2 用戶定義的數(shù)據(jù)類型 3.3 子類型 3.4 數(shù)組 3.5 端口數(shù)組 3.6 記錄類型 3.7 有符號(hào)數(shù)和無(wú)符號(hào)數(shù) 3.8 數(shù)據(jù)類型轉(zhuǎn)換 3.9 小結(jié) 3.10 例題 3.11 習(xí)題 第4章 運(yùn)算操作符和屬性 4.1 運(yùn)算操作符 4.2 屬性 4.3 用戶自定義屬性 4.4 操作符擴(kuò)展 4.5 通用屬性語(yǔ)句 4.6 設(shè)計(jì)實(shí)例 4.7 小結(jié) 4.8 習(xí)題 第5章 并發(fā)代碼 5.1 并發(fā)執(zhí)行和順序執(zhí)行 5.2 使用運(yùn)算操作符 5.3 WHEN語(yǔ)句 5.4 GENERATE語(yǔ)句 5.5 塊語(yǔ)句 5.6 習(xí)題 第6章 順序代碼 6.1 進(jìn)程 6.2 信號(hào)和變量 6.3 IF語(yǔ)句 6.4 WAIT語(yǔ)句 6.5 CASE語(yǔ)句 6.6 LOOP語(yǔ)句 6.7 CASE語(yǔ)句和IF語(yǔ)句的比較 6.8 CASE語(yǔ)句和WHEN語(yǔ)句的比較 6.9 同步時(shí)序電路中的時(shí)鐘問題 6.10 使用順序代碼設(shè)計(jì)組合邏輯電路 6.11 習(xí)題 第7章 信號(hào)和變量 7.1 常量 7.2 信號(hào) 7.3 變量 7.4 信號(hào)和變量的比較 7.5 寄存器的數(shù)量 7.6 習(xí)題 第8章 狀態(tài)機(jī) 8.1 引言 8.2 設(shè)計(jì)風(fēng)格#1 8.3 設(shè)計(jì)風(fēng)格#2 8.4 狀態(tài)機(jī)編碼風(fēng)格:二進(jìn)制編碼和獨(dú)熱編碼 8.5 習(xí)題 第9章 典型電路設(shè)計(jì)分析 9.1 桶形移位寄存器 9.2 有符號(hào)數(shù)比較器和無(wú)符號(hào)數(shù)比較器 9.3 逐級(jí)進(jìn)位和超前進(jìn)位加法器 9.4 定點(diǎn)除法 9.5 自動(dòng)售貨機(jī)控制器 9.6 串行數(shù)據(jù)接收器 9.7 并/串變換器 9.8 一個(gè)7段顯示器的應(yīng)用例題 9.9 信號(hào)發(fā)生器 9.10 存儲(chǔ)器設(shè)計(jì) 9.11 習(xí)題第二部分 系統(tǒng)設(shè)計(jì) 第10章 包集和元件 10.1 概述 10.2 包集 10.3 元件 10.4 端口映射 10.5 GENERIC參數(shù)的映射 10.6 習(xí)題 第11章 函數(shù)和過程 11.1 函數(shù) 11.2 函數(shù)的存放 11.3 過程 11.4 過程的存放 11.5 函數(shù)與過程小結(jié) 11.6 斷言語(yǔ)句 11.7 習(xí)題 第12章 系統(tǒng)設(shè)計(jì)實(shí)例分析 12.1 串一并型乘法器 12.2 并行乘法器 12.3 乘一累加電路 12.4 數(shù)字濾波器 12.5 神經(jīng)網(wǎng)絡(luò) 12.6 習(xí)題附錄A 可編程邏輯器件附錄B Xilinx ISE和M0delSim使用指南附錄C Altem MaxPlus II和Advanced Synthesis Software使用指南附錄D Altera Quartus II使用指南VHDL保留字參考文獻(xiàn)
編輯推薦
《VHDL數(shù)字電路設(shè)計(jì)教程》采用將數(shù)字電路系統(tǒng)設(shè)計(jì)實(shí)例與可編程邏輯相結(jié)合的方法,通過大量實(shí)例,對(duì)如何采用VHDL進(jìn)行電路設(shè)計(jì)進(jìn)行了全面闡述。目前大多數(shù)同類教材過多關(guān)注于VHDL語(yǔ)法特點(diǎn)本身,而本書則給出了大量完整設(shè)計(jì)實(shí)例的電路圖、相關(guān)基本概念、電路工作原理以及仿真結(jié)果,從而將VHDL語(yǔ)法學(xué)習(xí)和如何采用它進(jìn)行電路設(shè)計(jì)有機(jī)地結(jié)合起來(lái)。本書對(duì)VHDL的講述簡(jiǎn)明而完整,對(duì)于VHDL綜合相關(guān)的內(nèi)容進(jìn)行了詳細(xì)討論與說明。全書的內(nèi)容組織清晰合理,包括電路設(shè)計(jì)與系統(tǒng)設(shè)計(jì)兩個(gè)基本部分,分別講述了VHDL的基礎(chǔ)語(yǔ)法、基本代碼編寫技術(shù)和與VHDL代碼分割、共享、重用相關(guān)的知識(shí)。本書精選了大量典型的設(shè)計(jì)實(shí)例,同時(shí)能夠?qū)HDL語(yǔ)法學(xué)習(xí)和如何采用VHDL進(jìn)行電路設(shè)計(jì)有機(jī)結(jié)合在一起,因此非常適于作為電子工程和計(jì)算機(jī)科學(xué)專業(yè)學(xué)生的教材?!禫HDL數(shù)字電路設(shè)計(jì)教程》適合通信工程、電子工程及相關(guān)專業(yè)的高年級(jí)本科生作為教材使用,同時(shí)也可以作為進(jìn)行可編程邏輯器件應(yīng)用開發(fā)的培訓(xùn)教材。
圖書封面
圖書標(biāo)簽Tags
無(wú)
評(píng)論、評(píng)分、閱讀與下載
VHDL數(shù)字電路設(shè)計(jì)教程 PDF格式下載