數(shù)字電路與邏輯設(shè)計

內(nèi)容概要

　　《普通高等院校電子信息類“十二五”規(guī)劃教材：數(shù)字電路與邏輯設(shè)計》系統(tǒng)介紹了數(shù)字電路與邏輯設(shè)計的基本知識、基本理論、基本器件和基本方法，詳細(xì)介紹了各種邏輯電路的分析、設(shè)計與實現(xiàn)的全過程。全書共分10章，內(nèi)容包括：數(shù)制與碼制、邏輯函數(shù)及其化簡、集成邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、可編程邏輯器件、脈沖波形的產(chǎn)生和整形、數(shù)模和模數(shù)轉(zhuǎn)換器等。　　《普通高等院校電子信息類“十二五”規(guī)劃教材：數(shù)字電路與邏輯設(shè)計》可作為高等院校電子信息類各專業(yè)、電氣信息類各專業(yè)、儀器儀表類各專業(yè)和部分非電類專業(yè)本科生的教材，也可作為相關(guān)學(xué)科工程技術(shù)人員的參考用書。

書籍目錄

第1章　數(shù)制與碼制1.1 數(shù)字信號與數(shù)字電路1.2 數(shù)制1.3 數(shù)制轉(zhuǎn)換1.4 編碼1.4.1 二-十進(jìn)制代碼1.4.2 格雷碼1.4.3 美國信息交換標(biāo)準(zhǔn)代碼1.4.4 二進(jìn)制原碼、反碼和補(bǔ)碼本章小結(jié)習(xí)題第2章　邏輯函數(shù)及其化簡2.1 概述2.2 基本邏輯運(yùn)算2.2.1 三種基本邏輯運(yùn)算2.2.2 復(fù)合邏輯運(yùn)算2.3 邏輯函數(shù)2.3.1 邏輯問題的描述2.3.2 邏輯函數(shù)相等2.3.3 邏輯代數(shù)的常見公式2.3.4 邏輯代數(shù)的基本規(guī)則2.4 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式2.4.1 標(biāo)準(zhǔn)與或式2.4.2 標(biāo)準(zhǔn)或與式2.5 邏輯函數(shù)的化簡方法2.5.1 邏輯函數(shù)的公式化簡法2.5.2 卡諾圖化簡法本章小結(jié)習(xí)題第3章　集成邏輯門電路3.1 概述3.2 mos晶體管3.2.1 mos管的分類3.2.2　mos管的開關(guān)特性3.3 cmos反相器3.3.1 cmos反相器的結(jié)構(gòu)及工作原理3.3.2 cmos反相器的電氣特性和參數(shù)3.4 cmos邏輯門電路3.4.1 cmos與非門和或非門3.4.2 cmos傳輸門3.4.3 三態(tài)輸出和漏極開路輸出的cmos門電路3.5 雙極型晶體管的開關(guān)特性及應(yīng)用3.5.1 雙極型二極管的開關(guān)特性和二極管門電路3.5.2 雙極型三極管的開關(guān)特性和反相器電路3.6 t1l邏輯門電路3.6.1 肖特基晶體管3.6.2 tyl與非門和tfl或非門3.6.3 tfl集電極開路門和三態(tài)輸出門*3.6.4 bicmos門電路*3.7 ecl邏輯門電路本章小結(jié)習(xí)題第4章　組合邏輯電路4.1 概述4.2 組合邏輯電路的分析和設(shè)計方法4.2.1 組合邏輯電路的分析4.2.2 組合邏輯電路的設(shè)計4.3 常用中規(guī)模組合模塊的功能與應(yīng)用4.3.1 加法器4.3.2 編碼器4.3.3 譯碼器4.3.4 數(shù)據(jù)選擇器4.3.5 數(shù)值比較器4.4 組合邏輯電路的競爭冒險4.4.1 競爭冒險現(xiàn)象及分類4.4.2 競爭冒險的判斷4.4.3 競爭冒險的消除本章小結(jié)習(xí)題第5章　觸發(fā)器5.1 概述5.2 基本rs觸發(fā)器5.2.1 基本rs觸發(fā)器的電路組成和工作原理5.2.2 基本rs觸發(fā)器的功能描述5.3 同步觸發(fā)器5.3.1 同步ks觸發(fā)器5.3.2 同步j(luò)k觸發(fā)器5.3.3 同步o觸發(fā)器5.3.4 同步了觸發(fā)器5.3.5 電子觸發(fā)方式的工作特性5.4 主從觸發(fā)器5.4.1 主從rs觸發(fā)器5.4.2 主從jk觸發(fā)器5.5 邊沿觸發(fā)器5.5.1 維持-阻塞觸發(fā)器5.5.2 下降沿觸發(fā)的邊沿觸發(fā)器5.5.3 cmos傳輸門構(gòu)成的邊沿觸發(fā)器5.6 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的轉(zhuǎn)換本章小結(jié)習(xí)題第6章　時序邏輯電路6.1 概述6.1.1 時序邏輯電路特點及組成6.1.2 時序邏輯電路分類6.1.3 時序邏輯電路的表示方法6.2 時序邏輯電路的分析和設(shè)計方法6.2.1 時序邏輯電路分析6.2.2 時序邏輯電路設(shè)計6.3 常用時序邏輯電路6.3.1 計數(shù)器6.3.2 寄存器和移位寄存器6.3.3 序列信號發(fā)生器本章小結(jié)習(xí)題第7章　半導(dǎo)體存儲器7.1 概述7.2 半導(dǎo)體存儲器基礎(chǔ)7.2.1 半導(dǎo)體存儲器的分類7.2.2 半導(dǎo)體存儲器的主要技術(shù)指標(biāo)7.3 只讀存儲器（rom）7.3.1 固定rom7.3.2 可編程rom7.3.3 rom的應(yīng)用7.4 隨機(jī)存取存儲器（ram）7.4.1 ram的結(jié)構(gòu)7.4.2　ram的存儲單元7.4.3 ram集成芯片intel21147.5 存儲容量的擴(kuò)展7.5.1 位擴(kuò)展7.5.2 字?jǐn)U展7.5.3 字和位擴(kuò)展本章小結(jié)習(xí)題第8章　可編程邏輯器件8.1 可編程邏輯器件（pld）概述8.1.1 可編程asic簡介8.1.2 pld的發(fā)展和分類8.2 pld的基本結(jié)構(gòu)8.2.1 可編程陣列8.2.2 宏單元8.2.3 簡單可編程邏輯器件（spld）8.2.4 復(fù)雜可編程邏輯器件（cpld）8.3 現(xiàn)場可編程門陣列（fpga）8.3.1　fpga的基本結(jié)構(gòu)8.3.2 編程數(shù)據(jù)的裝載8.3.3　fpga和cpld的比較8.4 在系統(tǒng)可編程（isp）8.4.1　isplsll032的結(jié)構(gòu)8.4.2 編程原理8.5 pix）的開發(fā)8.5.1 開發(fā)軟件和具體設(shè)計步驟8.5.2　vhdl文本方式設(shè)計本章小結(jié)習(xí)題第9章　脈沖波形的產(chǎn)生和整形9.1 概述9.1.1 脈沖信號9.1.2 脈沖電路9.2.1 施密特觸發(fā)器9.2.2 單穩(wěn)態(tài)觸發(fā)器9.2.3 多諧振蕩器9.3 555定時器及其應(yīng)用9.3.1 555定時器的電路結(jié)構(gòu)9.3.2 用555定時器構(gòu)成施密特觸發(fā)器9.3.3 用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器9.3.4 用555定時器構(gòu)成多諧振蕩器本章小結(jié)習(xí)題第10章　數(shù)模和模數(shù)轉(zhuǎn)換器10.1 概述10.2　A／D轉(zhuǎn)換器10.2.1　A／D轉(zhuǎn)換器的工作原理10.2.2　A／D轉(zhuǎn)換器的主要類型和電路特點10.2.3　A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)10.3 d／A轉(zhuǎn)換器10.3.1　D／A轉(zhuǎn)換器的工作原理10.3.2　D／A轉(zhuǎn)換器的主要類型和電路特點10.3.3　D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)10.4　A／D轉(zhuǎn)換器和D／A轉(zhuǎn)換器的主要應(yīng)用10.4.1 數(shù)字處理系統(tǒng)10.4.2 數(shù)據(jù)傳輸系統(tǒng)本章小結(jié)習(xí)題參考文獻(xiàn)

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計 PDF格式下載

---