基于VHDL與Quartus II軟件的可編程邏輯器件應(yīng)用與開發(fā)

內(nèi)容概要

　　本書內(nèi)容可以分為兩部分：第一部分包括從第1章到第7章的內(nèi)容，這部分介紹了基于可編程邏輯器件設(shè)計(jì)應(yīng)用系統(tǒng)所需要的基礎(chǔ)知識(shí)；第二部分包括第8章到第12章的內(nèi)容，這部分包括一些比較深人的知識(shí)以及如何利用前面學(xué)習(xí)的基本知識(shí)實(shí)現(xiàn)應(yīng)用系統(tǒng)的設(shè)計(jì)。
　　第1章回顧了在“數(shù)字電路邏輯設(shè)計(jì)”課程中學(xué)習(xí)的由標(biāo)準(zhǔn)邏輯器件組成的數(shù)字電路的分析和設(shè)計(jì)方法；介紹了可編程邏輯器件的工作原理和類型；介紹了ALTERA公司生產(chǎn)的復(fù)雜可編程?輯器件和現(xiàn)場可編程門陣列器件。
　　第2章介紹了電子設(shè)計(jì)自動(dòng)化的概念；介紹了使用ALTERA公司提供的可編程邏輯器件的集成開發(fā)軟件Quartus Ⅱ version
9．0進(jìn)行電路設(shè)計(jì)和調(diào)試的整個(gè)過程。集成開發(fā)軟件Quatus
Ⅱ不僅可以在代碼下載到可編程邏輯器件芯片之前驗(yàn)證它的正確性，而且也可以被用來形象地學(xué)習(xí)基本知識(shí)。
　　可編程邏輯器件的集成開發(fā)軟件Quartus
Ⅱ／支持多種設(shè)計(jì)輸入方式。硬件描述語言具有行為描述的特點(diǎn)，因此第3章介紹了利用VHDL（Very High Speed
Integrated Circuit Hardware Description Language）編寫設(shè)計(jì)代碼的基本結(jié)構(gòu)。
　　第4章介紹了VHDL的并行語句。這部分語句與其他計(jì)算機(jī)高級(jí)語言程序中的語句有著本質(zhì)的區(qū)別。其他計(jì)算機(jī)高級(jí)語言程序中的語句是逐句執(zhí)行，一次只能執(zhí)行一句；VHDL代碼中的并行語句可以同時(shí)執(zhí)行，一次可以執(zhí)行多條語句。VHDL并行語句的存在原因是因?yàn)樵谟布娐分兴械倪壿嬮T在任何時(shí)刻都處于執(zhí)行狀態(tài)。
　　第5章介紹了VHDL的順序語句。順序語句與其他計(jì)算機(jī)高級(jí)語言程序中的語句類似，它的執(zhí)行取決書寫順序，它們可以實(shí)現(xiàn)時(shí)序電路，當(dāng)然它們也可以實(shí)現(xiàn)組合電路。并行語句只適用設(shè)計(jì)組合電路。
　　基?可編程邏輯器件的數(shù)字系統(tǒng)的開發(fā)過程包括設(shè)計(jì)輸人、編譯、仿真和向器件下載設(shè)計(jì)文件這些步驟。一旦器件獲得合適的設(shè)計(jì)文件，這個(gè)器件就具有了相應(yīng)的邏輯功能。第6章介紹向可編程邏輯器件下載設(shè)計(jì)文件的模式、相關(guān)電路和操作步驟。
　　第7章介紹了有限狀態(tài)機(jī)（Finite State
Machine，F(xiàn)SM）技術(shù)。有限狀態(tài)機(jī)是一種為進(jìn)行時(shí)序邏輯電路設(shè)計(jì)而創(chuàng)建的專門模型。這種模型對(duì)設(shè)計(jì)任務(wù)順序非常明確的數(shù)字控制系統(tǒng)非常有用。由電路的狀態(tài)轉(zhuǎn)移表或者電路的狀態(tài)轉(zhuǎn)移圖，利用VHDL可以設(shè)計(jì)出不同應(yīng)用特點(diǎn)的狀態(tài)機(jī)，而且這些狀態(tài)機(jī)都具有相對(duì)固定的語句以及表達(dá)方式。
　　第8章介紹了Quaaus
Ⅱ可編程邏輯器件的集成開發(fā)軟件中的原理圖輸入方式；介紹了開發(fā)軟件提供的各種元件在電路設(shè)計(jì)中的使用；介紹了層次化設(shè)計(jì)的概念，利用這個(gè)概念可以把多個(gè)設(shè)計(jì)者完成的子系統(tǒng)組合成一個(gè)完整的系統(tǒng)。
　　第9章介紹了VHDL代碼中實(shí)現(xiàn)層次化設(shè)計(jì)的方法；介紹了元件、函數(shù)以及過程這些能使代碼重復(fù)使用的方法，以提高設(shè)計(jì)效率并使得代碼結(jié)構(gòu)更加清晰。
　　第10章介紹了時(shí)鐘產(chǎn)生電路；介紹了能夠產(chǎn)生較高時(shí)鐘頻率穩(wěn)定度的晶體時(shí)鐘產(chǎn)生電路；介紹了現(xiàn)場可編程陣列器件的片內(nèi)鎖相環(huán)模?的使用。
　　第11章，通過一個(gè)應(yīng)用系統(tǒng)（信號(hào)產(chǎn)生器）的設(shè)計(jì)過程，介紹了如何把前面的基礎(chǔ)知識(shí)應(yīng)用于具體的工作。設(shè)計(jì)過程是按照設(shè)計(jì)報(bào)告的撰寫順序進(jìn)行的，這樣不僅使得設(shè)計(jì)過程有章可循，同時(shí)也學(xué)習(xí)了任何撰寫設(shè)計(jì)報(bào)告。撰寫設(shè)計(jì)報(bào)告的過程就是不斷發(fā)現(xiàn)問題，解決問題的過程。
　　第12章介紹了數(shù)字系統(tǒng)SOPC（System On Programmable
Chip，SOPC）解決方案。該方案使得處理器能夠配置到現(xiàn)場可編程陣列器件之中，這樣的處理器被稱作為Nios
Ⅱ軟核處理器。這種解決方案使得一塊芯片將同時(shí)獲得基于VHDL語言設(shè)計(jì)的可編程邏輯器?應(yīng)用電路具有數(shù)據(jù)傳送速度快的優(yōu)點(diǎn)和基于C語言設(shè)計(jì)的微處理器應(yīng)用電路具有數(shù)據(jù)處理能力強(qiáng)的優(yōu)點(diǎn)。
　　本書可作為本科院校教授可編程邏輯器件、硬件描述語言或Quartus Ⅱ軟件的教材，也可作為相關(guān)工程技術(shù)人員入門參考書。

書籍目錄

第1章 可編程邏輯器件
　目標(biāo)
　引言
　1.1 數(shù)字集成電路的分類
　　1.1.1 標(biāo)準(zhǔn)邏輯器件
　　1.1.2 微處理器
　　1.1.3 專用集成電路
　1.2 標(biāo)準(zhǔn)邏輯器件基礎(chǔ)知識(shí)
　　1.2.1 數(shù)字電路的描述
　　1.2.2 組合邏輯電路
　　1.2.3 時(shí)序邏輯?路
　1.3 可編程邏輯器件基礎(chǔ)知識(shí)
　　1.3.1 可編程邏輯器件基礎(chǔ)
　　1.3.2 可編程邏輯器件內(nèi)部電路的描述
　　1.3.3 可編程邏輯器件內(nèi)部電路的分類
　1.4 ALTERA公司的可編程邏輯器件
　　1.4.1 復(fù)雜可編程邏輯器件
　　1.4.2 現(xiàn)場可編程門陣列器件
　小結(jié)
　習(xí)題
第2章 Quartus Ⅱ開發(fā)軟件
　目標(biāo)
　引言
　2.1 Quartus Ⅱ簡介
　2.2 Quartus Ⅱ集成開發(fā)軟件的工作窗口
　2.3 創(chuàng)建工程
　2.4 設(shè)計(jì)的輸入
　2.5 設(shè)計(jì)的編譯
?2.6 設(shè)計(jì)的功能仿真
　　2.6.1 創(chuàng)建仿真波形文件
　　2.6.2 設(shè)計(jì)的功能仿真
　　2.6.3 設(shè)計(jì)的時(shí)序仿真
　小結(jié)
　習(xí)題
第3章 VHDL程序的結(jié)構(gòu)
　目標(biāo)
　引言
　3.1 VHDL語言的產(chǎn)生及發(fā)展
　3.2 VHDL程序的最簡單結(jié)構(gòu)
　　3.2.1 VHDL程序的基本格式
　　3.2.2 VHDL程序的仿真
　3.3 實(shí)體
　　3.3.1 實(shí)體的格式
　　3.3.2 VHDL語言的標(biāo)識(shí)符
　　3.3.3 端口模式
　　3.3.4 端口的數(shù)據(jù)類型
　3.4 結(jié)構(gòu)體
　3.5 VHDL程序的結(jié)構(gòu)
　　3.5.1 VHDL程序的基本單元
　　3.5.2 VHDL庫
　　3.5 STD_LOGIC數(shù)據(jù)類型
　小結(jié)
　習(xí)題
第4章 并行語句
　目標(biāo)
　引言
　4.1 數(shù)據(jù)類型
　　4.1.1 預(yù)定義的數(shù)據(jù)類型
　　4.1.2 數(shù)據(jù)類型轉(zhuǎn)換
　4.2 VHDL的運(yùn)算符
　　4.2.1 賦值運(yùn)算符
　　4.2.2 邏輯運(yùn)算符
　　4.2.3 算術(shù)運(yùn)算符
　　4.2.4 關(guān)系運(yùn)算符
　　4.2.5 移位操作符
　　4.2.6 并置運(yùn)算符
　……
第5章 順序語句
第6章 可編程邏輯器件的編程/配?
第7章 狀態(tài)機(jī)
第8章 Quartus Ⅱ開發(fā)軟件深入使用
第9章 VHDL的深入使用
第10章 時(shí)鐘電路
第11章 信號(hào)產(chǎn)生器的設(shè)計(jì)
第12章 Nios Ⅱ軟核處理器
參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    基于VHDL與Quartus II軟件的可編程邏輯器件應(yīng)用與開發(fā) PDF格式下載

---