基于VHDL的CPLD/FPGA開發(fā)與應(yīng)用

前言

　　隨著可編程邏輯電路和：EDA技術(shù)的發(fā)展，現(xiàn)代電子設(shè)計技術(shù)進(jìn)入一個全新的階段?？删幊踢壿嬈骷呀?jīng)是電子設(shè)計的一個重要技術(shù)基礎(chǔ)，在邏輯電路設(shè)計及嵌入式系統(tǒng)設(shè)計方面，以CPLD／FPGA為代表的可編程邏輯器件已經(jīng)逐步取代了傳統(tǒng)的標(biāo)準(zhǔn)器件。傳統(tǒng)的基于原理圖設(shè)計方法已經(jīng)不再適用于大型邏輯電路的設(shè)計，而硬件描述語言在這方面顯示出了強大的優(yōu)勢?！　HDL硬件描述語言，以其強大的行為描述能力、靈活的語句表達(dá)風(fēng)格和多層次的仿真測試手段，受到業(yè)界的普遍認(rèn)同和廣泛的接受。本書以實用性和可操作性為基點，以掌握基于VHDL的CPLD／FPGA開發(fā)能力為目標(biāo)，通過細(xì)致的概念講解、大量的設(shè)計實例，系統(tǒng)地講述了VHDL硬件描述語言、CLPD／FPGA開發(fā)技術(shù)和邏輯電路的模塊化設(shè)計方法?！　∧壳?，電子系統(tǒng)的設(shè)計已進(jìn)入可編程片上系統(tǒng)SOPC時代。SOPC集成了硬核或軟核CPU、鎖相環(huán)、存儲器、輸入／輸出接口及可編程邏輯，可以靈活、高效地解決SOC方案，大大縮短設(shè)計周期。本書第7章選用Altera公司的QuartusⅡ7.2作為soPc的設(shè)計工具，簡要介紹soPc設(shè)計的流程，通過實例讓讀者了解soPc的設(shè)計方法?！　≡趦?nèi)容的組織和編寫風(fēng)格上，力求做到結(jié)合新穎而詳盡的設(shè)計實例、深入淺出、信息量大、注重實踐和設(shè)計技巧。

內(nèi)容概要

本書以Xinlinx公司和Alter公司的CPLD/FPGA開發(fā)環(huán)境為基礎(chǔ)，對VHDL硬件描述語言、CPLD/FPGA開發(fā)應(yīng)用及相關(guān)知識做了系統(tǒng)和完整的介紹，使讀者掌握CPLD/FPGA在電路設(shè)計中的基本方法及實用技術(shù)。    全書共分8章。第1章介紹EDA基本概念和CPLD/FPGA開發(fā)的基本設(shè)計方法；第2章介紹幾種PLD器件的典型結(jié)構(gòu)和原理；第3章、第4‘章介紹VHDL語言的基本概念、框架和語法知識；第5章介紹典型的數(shù)字電路的VHDL參考設(shè)計；第6章介紹可編程器件的開發(fā)環(huán)境；第7章介紹片上可編程系統(tǒng)SOPC的設(shè)計入門；第8章以數(shù)據(jù)采集系統(tǒng)中控制器的設(shè)計為例，詳述了VHDL語言在實際工程設(shè)計中的應(yīng)用。    本書可作為高等學(xué)校電氣信息類、電子信息類及其他相近專業(yè)本科生和研究生教材，也可作為有關(guān)工程技術(shù)人員的參考書。同時，也希望對于從事數(shù)據(jù)采集技術(shù)研究的技術(shù)人員能有一定的幫助。

書籍目錄

第1章 概述  1.1 EDA技術(shù)的發(fā)展概況  1.2 EDA技術(shù)的基本內(nèi)容  1.3 可編程邏輯器件  1.4 軟件開發(fā)工具  1.5 硬件描述語言概述  1.6 基于EDA軟件的CPLD/FPGA設(shè)計流程  1.7 IP核第2章 可編程邏輯器件  2.1 概述  2.2 簡單可編程器件    2.2.1 PLD的基本結(jié)構(gòu)    2.2.2 PLD的表示方法    2.2.3 PROM    2.2.4 PLA    2.2.5 PAL    2.2.6 GAL  2.3 CPLD    2.3.1 CPLD的基本結(jié)構(gòu)與工作原理    2.3.2 常用的CPLD器件  2.4 FPGA    2.4.1 查找表    2.4.2 FPGA的基本結(jié)構(gòu)和工作原理    2.4.3 常用的FPGA器件  2.5 CPLD與FPGA的比較第3章 硬件描述語言VHDL的基本框架介紹  3.1 概述    3.1.1 硬件描述語言的簡介    3.1.2 VHDL與高級語言的聯(lián)系與區(qū)別  3.2 VHDL的基本結(jié)構(gòu)    3.2.1 實體說明    3.2.2 結(jié)構(gòu)體(構(gòu)造體)    3.2.3 庫、程序包及配置  3.3 VHDL語言要素    3.3.1 數(shù)據(jù)對象    3.3.2 數(shù)據(jù)類型    3.3.3 基本運算符    3.3.4 屬性  3.4 VHDL語言的結(jié)構(gòu)體描述方式    3.4.1 行為描述方式    3.4.2 數(shù)據(jù)流描述方式    3.4.3 結(jié)構(gòu)化描述方式第4章 VI-IDL典型語句  4.1 VHDL順序語句    4.1.1 賦值語句    4.1.2 條件控制語句    4.1.3 循環(huán)語句    4.1.4 其他順序語句  4.2 VHDL并行語句    4.2.1 進(jìn)程語句    4.2.2 并行信號賦值語句    4.2.3 元件說明與元件例化語句    4.2.4 生成語句    4.2.5 塊語句  4.3 子程序    4.3.1 函數(shù)    4.3.2 過程  4.4 程序包、配置    4.4.1 程序包    4.4.2 配置第5章 常用數(shù)字邏輯電路與VI-IDL描述方法  5.1 組合邏輯電路的設(shè)計    5.1.1 加法器    5.1.2 編碼器、譯碼器    5.1.3 多路選擇器、多路分配器    5.1.4 三態(tài)門及數(shù)據(jù)緩沖器  5.2 時序邏輯電路    5.2.1 時鐘信號與進(jìn)程    5.2.2 觸發(fā)器的描述與置位、復(fù)位方式    5.2.3 寄存器    5.2.4 計數(shù)器  ……第6章 可編程器件的開發(fā)環(huán)境第7章 SOPC設(shè)計入門第8章 數(shù)據(jù)采集中的控制器設(shè)計參考文獻(xiàn)

章節(jié)摘錄

　　第2章 可編程邏輯器件　　2.4 FPGA　　FPGA（Field Programmable Gate Array）即現(xiàn)場可編程門陣列，是大規(guī)?？删幊踢壿嬈骷鼵PLD外的另一類PLD器件。前面提到的CPLD和簡單PLD都是基于乘積項的可編程結(jié)構(gòu)，即可編程的與陣列和固定的或項組成，而FPGA使用可編程的查找表（Look Up Table，LUT）結(jié)構(gòu)，用靜態(tài)隨機存儲器SRAM構(gòu)成邏輯函數(shù)發(fā)生器，它的集成度高于CPLD。　　2.4.1 查找表　　查找表是現(xiàn)場可編程門陣列的最小邏輯構(gòu)成單元，其本質(zhì)上就是一個基于SRAM的邏輯函數(shù)發(fā)生器?！　∧壳埃現(xiàn)PGA中大多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的16×1的RAM。當(dāng)用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD／FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM，　　這樣每輸入一個信號進(jìn)行邏輯運算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可?！　　?/pre>








圖書封面






評論、評分、閱讀與下載



還沒讀過(63)
勉強可看(458)
一般般(782)
內(nèi)容豐富(3245)
強力推薦(266)


 


    基于VHDL的CPLD/FPGA開發(fā)與應(yīng)用 PDF格式下載