最新DSP技術(shù)

前言

計(jì)算機(jī)軟件經(jīng)歷了結(jié)構(gòu)化、面向?qū)ο蠛突诮M件程序設(shè)計(jì)的重大變化，目前這三種開發(fā)方法同時影響著嵌入式系統(tǒng)的發(fā)展。結(jié)構(gòu)化程序設(shè)計(jì)讓純粹私人的腦力活動行為進(jìn)入工業(yè)流水生產(chǎn)；面向?qū)ο蠛突诮M件的程序設(shè)計(jì)方法致力于解決軟件產(chǎn)品的重復(fù)使用問題，前者在源代碼層級將對象高度抽象，并通過例化使其用于不同的設(shè)計(jì)需求；后者針對二進(jìn)制目標(biāo)代碼的可復(fù)用性在系統(tǒng)結(jié)構(gòu)上定義了框架、包、組件、中間件和工具。開發(fā)商可以獨(dú)立完成其中部分產(chǎn)品，然后用工具將多個不同廠商提供的組件、中間件和庫封裝成包，在框架下實(shí)現(xiàn)系統(tǒng)功能。最常見的框架是基于網(wǎng)絡(luò)或多處理器環(huán)境，算法組件在運(yùn)行時承擔(dān)數(shù)據(jù)加工任務(wù)，并發(fā)揮著強(qiáng)大的作用。達(dá)芬奇平臺是典型的基于共享存儲的嵌入式多處理（ARM、DSP、VICP、視頻前端和后端等）環(huán)境，支撐的關(guān)鍵技術(shù)是片內(nèi)實(shí)現(xiàn)了多通道的交換中心資源（Switch Central Resources，SCR）。基于片內(nèi)SCR，達(dá)芬奇平臺在片內(nèi)多處理器之間形成了典型的C／S架構(gòu)：計(jì)算能力強(qiáng)大的DSP（高達(dá)4800MIPs）可以作為服務(wù)器提供算法的實(shí)時計(jì)算服務(wù)；帶有JAVA處理能力的ARM9實(shí)現(xiàn)網(wǎng)絡(luò)、硬盤音視頻I／O等用戶界面。

內(nèi)容概要

今天的個人計(jì)算機(jī)，就是明天的嵌入式SoC！采用這個理念，把面向服務(wù)的架構(gòu)SOA引入到異構(gòu)嵌入式多核處理器，就是Tl的達(dá)芬奇技術(shù)的關(guān)鍵特點(diǎn)，它拓展了未來嵌入式SoC的一個發(fā)展方向。    本書從軟件工程層面分析了嵌入式SoC達(dá)芬奇技術(shù)的硬件、系統(tǒng)、框架和組件。由淺入深地介紹了SoC芯片及匯編指令，硬件評估板設(shè)計(jì)，移植操作系統(tǒng)，達(dá)芬奇軟件資源和搭建流媒體應(yīng)用系統(tǒng)，嵌入式中間件和達(dá)芬奇框架，以及怎樣裝配Codec引擎、創(chuàng)建Codec Server和編譯Codec算法；描述了如何利用達(dá)芬奇框架和H，264算法組件搭建一個高質(zhì)量、低成本的基于SIP的流媒體傳輸系統(tǒng)，這是視頻監(jiān)控和視頻會議中普遍應(yīng)用的部件。本書最后精心提供了11個實(shí)驗(yàn)，讀者可以聯(lián)系作者(Email：CE S Lab@163.com)索取源代碼包。讀者通過這些實(shí)驗(yàn)可以深入了解達(dá)芬奇技術(shù)本質(zhì)，同時擁有了流媒體處理各方面的代碼資源，從修改這些代碼出發(fā)可以獲得各種復(fù)雜高效的流媒體應(yīng)用系統(tǒng)。    本書介紹的嵌入式系統(tǒng)框架也為今后開發(fā)我國自主知識產(chǎn)權(quán)的多核嵌入式系統(tǒng)提供了一個研究方法。    本書可以作為高等學(xué)校電子信息專業(yè)本科畢業(yè)生就業(yè)培訓(xùn)的教材，同時可作為研究生進(jìn)行嵌入式系統(tǒng)體系架構(gòu)、流媒體算法等課題的研究平臺。

書籍目錄

第1章 達(dá)芬奇SoC硬件結(jié)構(gòu)　1.1 ARM子系統(tǒng)　　1.1.1 概述　　1.1.2 存儲器組織　1.2 DSP子系統(tǒng)　　1.2.1 概述　　1.2.2 存儲器組織　　1.2.3 DSP數(shù)據(jù)通路與控制　　1.2.4 DSP中斷控制器　　1.2.5 DSP斷電控制器　　1.2.6 DSP帶寬管理　　1.2.7 DSP存儲器保護(hù)機(jī)制　1.3 視頻處理子系統(tǒng)（VPSS）　　1.3.1 視頻前端　　1.3.2 視頻后端　1.4 系統(tǒng)控制模塊　　1.4.1 CPLD邏輯控制模塊　　1.4.2 復(fù)位電路　1.5 電源管理　　1.6 外部存儲接口　　1.6.1 DDR2存儲器　　1.6.2 NANDFlash　1.7 外圍控制模塊　　1.7.1 12C擴(kuò)展GPl0模塊　　1.7.2 網(wǎng)絡(luò)接口模塊　　1.7.3 USB接口電路　1.8 音視頻模塊　　1.8.1 音頻編解碼模塊　　1.8.2 視頻編解碼模塊　1.9 DM6446總線共享　　1.9.1 DMSoC交換中心資源　　1.9.2 EDMA5控制器　　1.9.3 EDMA3數(shù)據(jù)結(jié)構(gòu)　　1.9.4 EDMA3參數(shù)RAM　　1.9.5 連接（Linking）和鏈接（Chaining）第2章 DM6446DSP指令集與程序設(shè)計(jì)　2.1 TMS320DM6446DSP指令集　　2.1.1 Load／Store類指令　　2.1.2 加減法指令　　2.1.3 乘法指令　　2.1.4 邏輯運(yùn)算指令　　2.1.5 移位指令　　2.1.6 位操作指令　　2.1.7 比較及判別類指令　　2.1.8 搬移指令　　2.1.9 域乘法　　2.1.10 軟件流水相關(guān)指令　　2.1.11 程序轉(zhuǎn)移類指令　2.2 用定點(diǎn)DSP指令實(shí)現(xiàn)浮點(diǎn)除法　　2.2.1 DM6446浮點(diǎn)數(shù)表示　　2.2.2 確定小數(shù)點(diǎn)的位置　　2.2.3 浮點(diǎn)數(shù)與定點(diǎn)數(shù)的轉(zhuǎn)換　　2.2.4 實(shí)現(xiàn)定點(diǎn)DSP除法　　2.2.5 牛頓迭代法　　2.2.6 移位相減實(shí)現(xiàn)浮點(diǎn)除法　　2.2.7 移位相減法的核心代碼　　2.2.8 移位減法實(shí)現(xiàn)雙精度除法　　2.2.9 兩種方法的比較　2.3 DSP線性匯編　　2.3.1 線性匯編概述　　2.3.2 優(yōu)化SATD函數(shù)　　2.3.3 用線性匯編實(shí)現(xiàn)SATD　2.4 其他優(yōu)化方法　　2.4.1 代碼編寫注意事項(xiàng)　　2.4.2 內(nèi)聯(lián)函數(shù)　　2.4.3 優(yōu)化編譯選項(xiàng)　　2.4.4 存儲器的配置優(yōu)化　　2.4.5 Cache的性能優(yōu)化第3章 DVEVM使用指南　3.1 概述　……第4章 DVEVM軟件設(shè)計(jì)第5章 嵌入式操作系統(tǒng)引導(dǎo)與配置第6章 DVSDK軟件開發(fā)套件第11章 基于DVEVM的SIP視頻監(jiān)控系統(tǒng)第12章 Da Vinci實(shí)驗(yàn)例程附錄 本書中用到的術(shù)語及縮寫對照表附圖參考文獻(xiàn)

章節(jié)摘錄

插圖：第1章 達(dá)芬奇SoC硬件結(jié)構(gòu)1.6 外部存儲接口在DM6446中有與幾種形式的外部存儲器接口：異步EMIFA（NOR Flash，SRAM），NARD Flash以及CF卡等。異步EMIFA包括l個8bit或16bit數(shù)據(jù)線，1個24bit地址總線，4個專用片選線，支持的存儲接口有NAND、ATA／CF、主機(jī)端接口。NAND接口包括的存儲類型有NAND卡、MMC卡和SD卡。DDR2存儲控制器用于與l6bit或32bit的DDR2 SDRAM連接。DDR2 SDRAM在達(dá)芬奇技術(shù)中有很重要的作用，它可以用來緩沖視頻輸入圖形數(shù)據(jù)，作為OSD的緩沖器，存儲ARM和DSP代碼等。DM6446可支持256MB的32bit DDR2 SDRAM存儲空間，128MB的16bit Flash ROM存儲空問。1.6.1 DDR2存儲器DDR2存儲器是整個DM6446系統(tǒng)的緩沖中心。系統(tǒng)采用兩片數(shù)據(jù)寬度為16bit的DDR2存儲器組成寬度為32bit的數(shù)據(jù)總線。芯片采用Micr0公司生產(chǎn)的MT47H32M16BT芯片，該芯片與很多廠商生產(chǎn)的不同容量的DDR2芯片都能實(shí)現(xiàn)管腳間的完全兼容。DDR2存儲器在時鐘的上升沿和下降沿都會傳輸數(shù)據(jù)，每個時鐘周期傳輸2個數(shù)據(jù)字。同時DDR2采用4nprefetch（4n預(yù)?。┘夹g(shù)，也就是當(dāng)DDR2在收到DDR2讀操作命令時，會在內(nèi)部一次取出4個32bit數(shù)。這4個32bit數(shù)分2個時鐘發(fā)送出去。寫操作過程正好相反。DDR2外部傳輸DQS和DQS#雙向差分?jǐn)?shù)據(jù)閘門信號。讀操作時這對信號由DDR2發(fā)出CPU接收，且CPU在信號的邊沿讀回數(shù)據(jù)；寫操作時這對信號由CPU發(fā)出DDR2接收，且DDR2存儲器在信號的中間時刻接收數(shù)據(jù)。MT47H32M16BT數(shù)據(jù)寬度為16bit，所以對于高字節(jié)和底字節(jié)分別由UDQS、UDQS#和LDQS、LDQS#控制。MT47H32M16的時鐘信號CK和CK#也為一對差分信號，系統(tǒng)將CK信號上升沿與CK#信號的下降沿的交叉點(diǎn)作為系統(tǒng)時鐘的正沿（上升沿），在系統(tǒng)時鐘的正沿鎖存命令（包括數(shù)據(jù)和信號）。

編輯推薦

《最新DSP技術(shù):“達(dá)芬奇”系統(tǒng)、框架和組件》特點(diǎn)：最全面地涉及嵌入式多處理器的達(dá)芬奇技術(shù)細(xì)節(jié)，首次從軟件工程角度分析了達(dá)芬奇技術(shù)的硬件、系統(tǒng)、框架和組件，精心設(shè)計(jì)的1 1個實(shí)驗(yàn)確保您擁有眾多C0dec資源，成為流媒體技術(shù)的高手。《最新DSP技術(shù):“達(dá)芬奇”系統(tǒng)、框架和組件》幫助您：設(shè)計(jì)多核嵌入式處理器硬件系統(tǒng)，在異構(gòu)平臺運(yùn)行不同操作系統(tǒng)，理解達(dá)芬奇的框架，輕松實(shí)現(xiàn)視頻、圖像、語音和音頻（VISA）流媒體應(yīng)用，充分發(fā)揮視頻前后端、以太網(wǎng)、USB和ATA硬盤等豐富的片上外設(shè)的強(qiáng)大能力。閱讀《最新DSP技術(shù):“達(dá)芬奇”系統(tǒng)、框架和組件》您將明白如何：用定點(diǎn)DSP匯編指令實(shí)現(xiàn)浮點(diǎn)算法，用XDM規(guī)范實(shí)現(xiàn)達(dá)芬奇算法組件，用中間件構(gòu)建嵌入式系統(tǒng)框架。實(shí)現(xiàn)不同處理器間遠(yuǎn)端過程調(diào)用機(jī)制，用XDCT具裝配Codec引擎、創(chuàng)建Codec Server、編譯Codec算法。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    最新DSP技術(shù) PDF格式下載

---