數(shù)字邏輯EDA設(shè)計與實踐

前言

　　自20世紀(jì)80年代以來，微電子技術(shù)得到了飛速發(fā)展。在數(shù)字邏輯電路設(shè)計領(lǐng)域，大規(guī)模、超大規(guī)模的可編程邏輯器件及其軟件開發(fā)工具相繼推出，從而引起了數(shù)字邏輯電路設(shè)計的巨大變革。如Ahem公司的MAX+plusⅡ和QuartusⅡ、Xilinx公司的ISE4.1、Lattice公司的ispLEVER及Actel公司的Libero。由于Ahera公司實施的高校合作計劃，大多數(shù)工程研發(fā)人員在大學(xué)期間最早接觸且使用最多的就是MAX＋plusⅡ，同時MAX＋plusⅡ的開發(fā)工具界面友好，操作方便，因此更容易被研發(fā)人員接受。MAX＋plusⅡ和QuartusⅡ都提供自身的綜合工具和仿真工具，因此本書選擇了MAX+plusⅡ和QuartusⅡ。　　在全面推進(jìn)素質(zhì)教育的形勢下，為培養(yǎng)出面向21世紀(jì)的高素質(zhì)大學(xué)生，現(xiàn)代高等學(xué)校的重點任務(wù)將是把學(xué)生的“潛力”轉(zhuǎn)化為“能力”，培養(yǎng)學(xué)生的創(chuàng)新意識。因此，數(shù)字邏輯的研究和實現(xiàn)方法隨之發(fā)生變化，從而促使數(shù)字邏輯的實驗方法和實驗手段也不斷更新、完善和開拓。借助EDA軟件來進(jìn)行數(shù)字邏輯電路的設(shè)計、模擬和調(diào)試，這種硬件軟化的實驗方法具有容易設(shè)計、容易修改和容易實現(xiàn)等優(yōu)點，可有效提高實驗效率。對于EDA軟件的學(xué)習(xí)，只需要提供一個環(huán)境和一本指導(dǎo)書，剩下的就是學(xué)生自己的事了。因此，提供一本好的指導(dǎo)書和教學(xué)參考資料是作者撰寫此書的目的。　　本書所涉及的內(nèi)容包含EDA技術(shù)、可編程邏輯器件CPLD／FPGA的基本概念和基本知識以及MAX+plusⅡ與QuartusⅡ等EDA開發(fā)工具的使用方法和技巧，通過大量設(shè)計實例詳細(xì)地介紹了基于EDA技術(shù)的層次化設(shè)計方法。　　本書的特點是以數(shù)字邏輯電路和系統(tǒng)設(shè)計為主線，結(jié)合豐富的實例按照由淺入深的學(xué)習(xí)規(guī)律，循序漸進(jìn)，逐步引入相關(guān)EDA技術(shù)和工具，通俗易懂，重點突出。本書適合作為EDA技術(shù)、數(shù)字邏輯基礎(chǔ)設(shè)計、課程設(shè)計的教材和指導(dǎo)書，它可用于大學(xué)高年級學(xué)生、研究生教學(xué)及電子設(shè)計工程師技術(shù)培訓(xùn)，以提供和更新其采用VHD[.語言與可編程邏輯器件的電子設(shè)計方法學(xué)方面的知識和技術(shù)內(nèi)容，也可供從事數(shù)字邏輯電路和系統(tǒng)設(shè)計的電子工程師參考。　　本書共分為6章。第1章介紹了EDA技術(shù)的發(fā)展，EDA設(shè)計流程及其涉及的領(lǐng)域與發(fā)展趨勢，互聯(lián)網(wǎng)上的EDA資源；第2章介紹了PROM、PTA、PAL、GAL、CPLD、FPGA等各種可編程邏輯器件的電路結(jié)構(gòu)、工作原理、使用方法和未來發(fā)展方向，并重點介紹了。Ahera公司幾種典型CPLD／FPGA器件及其最新發(fā)展動態(tài)；第3章介紹了MAX＋plusⅡ軟件的特點與使用方法，并通過具體實例，給出了使用MAX＋plusⅡ軟件進(jìn)行數(shù)字邏輯電路設(shè)計的EDA方法，并給出了相關(guān)的習(xí)題與實驗供讀者練習(xí)以加深理解；第4章以示例形式介紹了VHDL語言基礎(chǔ)知識與設(shè)計方法；第5章介紹了Quartu8Ⅱ軟件的特點與使用方法，MAX＋plusⅡ與QuartusⅡ的關(guān)系。并通過具體實例，給出了在GW48EDA開發(fā)平臺上，使用QuartusⅡ軟件進(jìn)行數(shù)字邏輯電路設(shè)計的EDA方法。并給出了相關(guān)習(xí)題與數(shù)字邏輯基礎(chǔ)實驗、設(shè)計型和研究型實驗供讀者練習(xí)以加深理解；第6章介紹了數(shù)字系統(tǒng)的EDA層次化設(shè)計方法，并給出了它在測量儀器、自控系統(tǒng)、通信系統(tǒng)、計算機系統(tǒng)、雷達(dá)等領(lǐng)域的10個綜合應(yīng)用實例。

內(nèi)容概要

全書以數(shù)字邏輯電路和系統(tǒng)設(shè)計為主線，結(jié)合豐富的實例，按照由淺入深的學(xué)習(xí)規(guī)律，逐步引入相關(guān)EDA技術(shù)和工具，通俗易懂，重點突出。適合作為EDA技術(shù)、數(shù)字邏輯基礎(chǔ)設(shè)計、課程設(shè)計的教材和指導(dǎo)書，也可作為高年級本科生、研究生教學(xué)及電子設(shè)計工程師技術(shù)培訓(xùn)用書，也可供從事數(shù)字邏輯電路和系統(tǒng)設(shè)計的電子工程師參考。    本書是作者多年從事“數(shù)字邏輯”課程教學(xué)及EDA工程實踐的總結(jié)，也是湖北省教育廳教學(xué)研究項目“計算機學(xué)科教育中的分級實踐教學(xué)模式研究（20050343）”的研究成果之一，本書的體系經(jīng)過了多年的本科教學(xué)實踐的檢驗，效果很好，滿足教育部高等學(xué)校計算機科學(xué)與技術(shù)專業(yè)教學(xué)指導(dǎo)委員會于2008年10月發(fā)布的《高等學(xué)校計算機科學(xué)與技術(shù)本科專業(yè)實踐教學(xué)體系與規(guī)范》。在本書的修訂過程中，中國地質(zhì)大學(xué)教授、博士生導(dǎo)師王典洪博士，解放軍理工大學(xué)理學(xué)院電子技術(shù)實驗中心主任夏漢初高級工程師，武漢工業(yè)學(xué)院計算機與信息工程系“數(shù)字邏輯”課題組的全體老師均提出了許多珍貴意見，并給予了大力支持和鼓勵，在此對他們的幫助表示衷心感謝。

書籍目錄

第1章　EDA概述  1.1　EDA技術(shù)及其發(fā)展    1.1.1  EDA技術(shù)的發(fā)展歷程    1.1.2  EDA技術(shù)的主要內(nèi)容    1.1.3  EDA技術(shù)的發(fā)展趨勢  1.2　硬件描述語言  1.3　EDA技術(shù)的層次化設(shè)計方法與流程    1.3.1　EDA技術(shù)的層次化設(shè)計方法    1.3.2　基于EDA技術(shù)的數(shù)字邏輯系統(tǒng)設(shè)計流程  1.4  EDA技術(shù)在“數(shù)字邏輯”課程中的應(yīng)用  1.5  EDA軟件簡介  1.6　互聯(lián)網(wǎng)上的EDA資源  習(xí)題第2章　可編程邏輯基礎(chǔ)  2.1　可編程邏輯器件的發(fā)展歷程及特點    2.1.1  可編程邏輯器件的發(fā)展歷程    2.1.2　可編程邏輯器件的特點  2.2　可編程邏輯器件的分類    2.2.1　按集成度分類    2.2.2　按編程特性分類    2.2.3　按結(jié)構(gòu)分類  2.3　簡單PLD原理    2.3.1  PLD中陣列的表示方法    2.3.2  PROM    2.3.3  PLA器件    2.3.4  PAL器件    2.3.5  GAL器件  2.4  CPLD      2.4.1  CPLD的基本結(jié)構(gòu)    2.4.2  Altera公司MAX系列CPLD簡介  2.5  FPGA      2.5.1　FPGA的基本結(jié)構(gòu)    2.5.2　Ahera公司FPGA系列FLEX 10K器件的結(jié)構(gòu)    2.5.3　嵌入陣列塊    2.5.4　邏輯陣列塊    2.5.5　邏輯單元    2.5.6　快速通道互連    2.5.7　輸入輸出單元  2.6　可編程邏輯器件的發(fā)展趨勢    2.6.1  下一代可編程邏輯器件硬件上的四大發(fā)展趨勢    2.6.2　下一代EDA開發(fā)軟件的發(fā)展趨勢  2.7　Ahera公司的CPLD/FPGA產(chǎn)品概述  習(xí)題第3章　MAX 4-plus Ⅱ開發(fā)工具  3.1　MAX+plus Ⅱ的主要特點  3.2　MAX+plus Ⅱ軟件設(shè)計流程    3.2.1　設(shè)計輸入    3.2.2　設(shè)計處理    3.2.3　設(shè)計校驗    3.2.4　器件編程    3.2.5　聯(lián)機求助  3.3　MAX+plus Ⅱ在組合電路設(shè)計中的應(yīng)用    3.3.1　建立圖形設(shè)計文件    3.3.2　設(shè)計項目編譯    3.3.3　設(shè)計項目校驗    3.3.4　引腳鎖定    3.3.5  器件編程下載與硬件測試  3.4　MAX+plusⅡ在時序邏輯電路設(shè)計中的應(yīng)用    3.4.1　設(shè)計輸入    3.4.2　設(shè)計項目校驗    3.4.3  引腳鎖定    3.4.4　器件編程下載與硬件測試  3.5　參數(shù)可設(shè)置Altera宏功能模塊的應(yīng)用    3.5.1　基于LPM—COUNTER的數(shù)控分頻器設(shè)計    3.5.2　基于LPM—ROM的4位乘法器設(shè)計    3.5.3　基于Ahera兆功能塊的4位流水線加法器的設(shè)計  3.6　MAX+plus Ⅱ設(shè)計實例  3.7　實驗    實驗3—1　原理圖輸入設(shè)計8位加法器    實驗3—2　4—16線譯碼器的EDA設(shè)計　……第5章　Quartus Ⅱ開發(fā)系統(tǒng)第6章　數(shù)字系統(tǒng)的EDA設(shè)計附錄A　GW48EDA系統(tǒng)使用說明附錄B　電子資源說明參考文獻(xiàn)

章節(jié)摘錄

　　第1章　EDA概述　　1.1　EDA技術(shù)及其發(fā)展　　20世紀(jì)后半期，隨著集成電路和計算機的不斷發(fā)展，電子技術(shù)面臨著嚴(yán)峻的挑戰(zhàn)。由于電子技術(shù)發(fā)展周期不斷縮短，專用集成電路ASIC（Application Specific IC）的設(shè)計面臨著難度不斷提高與設(shè)計周期不斷縮短的矛盾。為了解決這個問題，要求必須采用新的設(shè)計方法和使用高層次的設(shè)計工具。在此情況下，電子設(shè)計自動化（EDA，Electronic Design Automation）技術(shù)應(yīng)運而生。它是一種以計算機為基本工作平臺，幫助電子工程師從事電子元件和系統(tǒng)設(shè)計的綜合技術(shù)。隨著電子技術(shù)的發(fā)展及縮短電子系統(tǒng)設(shè)計周期的要求，EDA技術(shù)得到了迅猛發(fā)展?！　?.1.1　EDA技術(shù)的發(fā)展歷程　　EDA技術(shù)就是以計算機為工作平臺，以EDA軟件工具為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件為實驗載體，以ASIC、SoC芯片為目標(biāo)器件，以數(shù)字邏輯系統(tǒng)設(shè)計為應(yīng)用方向的電子產(chǎn)品自動化設(shè)計過程。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯EDA設(shè)計與實踐 PDF格式下載

---