最新集成電路測(cè)試技術(shù)

前言

　　隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，各類新的設(shè)計(jì)、新的工藝集成電路不斷出現(xiàn)，并且在軍、民等各個(gè)行業(yè)應(yīng)用越來越廣泛，作為集成電路進(jìn)行設(shè)計(jì)驗(yàn)證和批產(chǎn)把關(guān)的重要環(huán)節(jié)——集成電路測(cè)試，其重要性與經(jīng)濟(jì)性日益凸現(xiàn)。　　集成電路測(cè)試技術(shù)伴隨著集成電路的飛速發(fā)展而發(fā)展，對(duì)促進(jìn)集成電路的進(jìn)步和廣泛應(yīng)用作出了巨大的貢獻(xiàn)。在集成電路研制、生產(chǎn)、應(yīng)用等各個(gè)階段都要進(jìn)行反復(fù)多次的檢驗(yàn)、測(cè)試來確保產(chǎn)品質(zhì)量和研制開發(fā)出符合系統(tǒng)要求的電路，尤其對(duì)于應(yīng)用在軍工型號(hào)上的集成電路，控制質(zhì)量，保障裝備的可靠性，集成電路的檢測(cè)、篩選過程至關(guān)重要。各個(gè)軍工行業(yè)的研究院、所、廠都有自己的元器件檢測(cè)中心，并引進(jìn)先進(jìn)的國(guó)產(chǎn)、進(jìn)口各類高性能集成電路測(cè)試設(shè)備，負(fù)責(zé)集成電路在軍工行業(yè)應(yīng)用的質(zhì)量把關(guān)，主要的工作就是對(duì)國(guó)內(nèi)生產(chǎn)、進(jìn)口的元器件按照標(biāo)準(zhǔn)要求進(jìn)行檢測(cè)，是集成電路使用的一個(gè)重要檢查站。集成電路測(cè)試技術(shù)是所有這些工作的技術(shù)基礎(chǔ)。　　本書系統(tǒng)介紹了數(shù)字、模擬和混合信號(hào)等各類集成電路的測(cè)試方法和技術(shù)。它是根據(jù)作者多年從事集成電路測(cè)試實(shí)踐經(jīng)驗(yàn)，并參考大量的文獻(xiàn)撰寫而成的。主要為從事IC設(shè)計(jì)、制造、測(cè)試和應(yīng)用的相關(guān)技術(shù)人員全面掌握各類集成電路的測(cè)試技術(shù)提供技術(shù)指導(dǎo)。

內(nèi)容概要

本書系統(tǒng)介紹了常用集成電路測(cè)試的原理、方法和技術(shù)，范圍涵蓋了數(shù)字集成電路、模擬集成電路、SOC器件、數(shù)字/模擬混合集成電路、電源模塊、集成電路測(cè)試系統(tǒng)、測(cè)試接口板設(shè)計(jì)等方面。主要為從事IC測(cè)試相關(guān)人員全面掌握各類集成電路的測(cè)試技術(shù)打下良好基礎(chǔ)。　　本書首先介紹了集成電路測(cè)試的基本概念和理論，包括集成電路測(cè)試的基本原理、測(cè)試的分類、測(cè)試的作用等，然后分別對(duì)數(shù)字集成電路、存儲(chǔ)器、各類模擬集成電路、數(shù)字/模擬混合電路、SOC、DC-DC模塊的測(cè)試方法和技術(shù)進(jìn)行了深入細(xì)致的介紹，在此基礎(chǔ)上對(duì)IDDQ測(cè)試技術(shù)以及IC設(shè)計(jì)到測(cè)試的瓶頸和融合問題進(jìn)行了詳細(xì)闡述，并以當(dāng)前主流大規(guī)模集成電路測(cè)試系統(tǒng)Sapphire為例，詳細(xì)介紹了現(xiàn)代集成電路測(cè)試系統(tǒng)(ATE)的軟、硬件架構(gòu)和特點(diǎn)，最后在DIB測(cè)試接口板設(shè)計(jì)技術(shù)中深入論述了ATE測(cè)試的重要環(huán)節(jié)負(fù)載板(DIB)的設(shè)計(jì)技術(shù)問題。　　本書可作為從事集成電路設(shè)計(jì)、測(cè)試、應(yīng)用和集成電路測(cè)試設(shè)備開發(fā)的研究人員、技術(shù)人員以及計(jì)劃進(jìn)入集成電路測(cè)試領(lǐng)域的相關(guān)人員的學(xué)習(xí)或培訓(xùn)教材，也可作為高等院校相關(guān)專業(yè)本科或研究生的教學(xué)參考書。

書籍目錄

第1章 集成電路測(cè)試概述　1.1 集成電路測(cè)試的定義 　1.2 集成電路測(cè)試的基本原理 　1.3 集成電路故障與測(cè)試 　1.4 集成電路測(cè)試的過程 　1.5 集成電路測(cè)試的分類 　1.6 集成電路測(cè)試的意義與作用 　1.7 半導(dǎo)體技術(shù)的發(fā)展對(duì)測(cè)試的影響 第2章 數(shù)字集成電路測(cè)試技術(shù) 　2.1 概述 　2.2 典型的數(shù)字集成電路測(cè)試順序 　2.3 數(shù)字集成電路測(cè)試的特殊要求 　2.4 直流參數(shù)測(cè)試 　2.5 交流參數(shù)測(cè)試 　　2.6 功能測(cè)試 第3章 半導(dǎo)體存儲(chǔ)器測(cè)試技術(shù) 　3.1 存儲(chǔ)器的組成及結(jié)構(gòu) 　3.2 存儲(chǔ)器的失效模式和失效機(jī)理 　3.3 存儲(chǔ)器的故障模型及驗(yàn)證方法　3.4 圖形算法在存儲(chǔ)器測(cè)試中的作用　3.5 存儲(chǔ)器的測(cè)試項(xiàng)目　3.6 內(nèi)建自測(cè)試在存儲(chǔ)器測(cè)試中的應(yīng)用　3.7 存儲(chǔ)器測(cè)試需要注意的問題第4章 模擬集成電路測(cè)試技術(shù)　4.1 概述　4.2 模擬集成運(yùn)算放大器測(cè)試技術(shù)　4.3 模擬集成比較器測(cè)試技術(shù)　4.4 影響運(yùn)算放大器閉環(huán)參數(shù)測(cè)試精度的原因分析　4.5 集成穩(wěn)壓器測(cè)試技術(shù)　4.6 模擬開關(guān)集成電路測(cè)試技術(shù)第5章 數(shù)模混合集成電路測(cè)試技術(shù)　5.1 概述　5.2 ADC、DAC測(cè)試的必要性　5.3 測(cè)試方法　5.4 基于DSP的測(cè)試技術(shù)　5.5 DAC測(cè)試技術(shù)　5.6 ADC測(cè)試技術(shù)　5.7 數(shù)?；旌霞呻娐窚y(cè)試參數(shù)分析　5.8 DA 和AD 測(cè)試相關(guān)誤差分析第6章 DSP在混合電路測(cè)試中的應(yīng)用　6.1 DSP概述　6.2 DSP測(cè)試基礎(chǔ)　6.3 基于DSP的測(cè)試優(yōu)點(diǎn)　6.4 基于DSP的功能測(cè)試　6.5 基于DSP的動(dòng)態(tài)參數(shù)測(cè)試　6.6 混合信號(hào)電路對(duì)基于DSP的測(cè)試系統(tǒng)的要求第7章 SOC測(cè)試技術(shù)　7.1 前言　7.2 SOC芯片對(duì)測(cè)試的要求　7.3 SOC中混合信號(hào)測(cè)試　7.4 SOC混合信號(hào)測(cè)試的發(fā)展方向第8章IVDQ測(cè)試　8.1 引言　8.2 IDDQ測(cè)試檢測(cè)的故障　8.3 IDDQ測(cè)試方法　8.4 IDDQ測(cè)試的局限性　8.5 △IDDQ測(cè)試　8.6 IDDQ內(nèi)建電流測(cè)試　8.7 IDDQ可測(cè)試性設(shè)計(jì)　8.8 小結(jié)第9章 DC-DC參數(shù)測(cè)試方法第10章 集成電路測(cè)試系統(tǒng)第11章 設(shè)計(jì)到測(cè)試的鏈接第12章 測(cè)試接口板DIB設(shè)計(jì)技術(shù)參考文獻(xiàn)

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    最新集成電路測(cè)試技術(shù) PDF格式下載

---