VHDL與Verilog HDL比較學(xué)習(xí)及建模指導(dǎo)

內(nèi)容概要

　　本書圍繞VHDL和Verilog HDL兩種硬件描述語言，系統(tǒng)介紹了相關(guān)的語法、技巧和計算機(jī)輔助設(shè)計軟件，給出大量實例的綜合、仿真結(jié)果和設(shè)計工程。本書的主要內(nèi)容包括：VHDL的基礎(chǔ)知識和語法、Verilog HDL的基礎(chǔ)知識和語法、在RTL層次上利用這兩種硬件描述語言進(jìn)行實際建模的方法與技巧、實際設(shè)計中常見模塊的實例設(shè)計，Synplify、ModelSim和Quartus2等常用軟件工具的使用方法?！　”緯鴥?nèi)容新穎全面、敘述簡明清晰、結(jié)構(gòu)層次分明，利用大量的實例和圖表說明問題，使讀者易于接受。既可作為高年級本科生和研究生EDA設(shè)計方法相關(guān)課程的教材，也可以作為工程技術(shù)人員的參考資料?！　”緯焦獗P一張，包含了書中所有設(shè)計實例的源程序和設(shè)計工程，可做二次開發(fā)。

書籍目錄

第1章　概論 1.1　半導(dǎo)體工業(yè) 1.2　電子設(shè)計自動化1.2.I EDA抽象（設(shè)計）層次 1.2.2　EDA設(shè)計流程 1.2.3　自頂向下還是自底向上 1.2.4 EDA技術(shù)的發(fā)展 1.3 HDL 基礎(chǔ) 1.3.l 　HDL的產(chǎn)生與發(fā)展 1.3.2　基于HDL的設(shè)計流程 1.3.3　VHl3L和VerilogHDL 1.3.4　初學(xué)者的困惑 1.4 專用集成電路（ASIC） 1.4.1　什么是ASIC 1.4.2　ASI的類型第2章 軟件工具 2.1.綜合軟件Synplify 2.1.1　Synpllfy介紹 2.1.2　Synplifv對FPGA的設(shè)計流程2.1.3　svnplify用戶界面 2.1.4　使用Synplify進(jìn)行綜合 2.2 仿真軟件MndelSim 2.2.1 Madd蜀m介紹 2.2.2 MooteISim用戶界面 2.2.3 使用ModelSim進(jìn)行仿真 2.3 集成開發(fā)工具QuurtusⅡ 2.3.1　QuartusⅡ介紹 2.3.2　QuartusⅡ軟件設(shè)計流程 2.3.3　QuartusⅡ用戶界面 2.3.4　0uafmsⅡ使用方法 第3.章 VHDL語言基礎(chǔ) 3.1 VHDL程序基本結(jié)構(gòu) 3.1.1　實體 3.1.2　結(jié)構(gòu)體3.2.VHDL的庫和包 3.2.1　VHDl庫的種類和使用3.2.2　程序包3.3.VHDL的基本詞法3.3.1　標(biāo)識符3.3.2　數(shù)據(jù)對象 3.3.3　數(shù)據(jù)類型3.4.4　運算符 第4章　VtlDL模型描述方法4.1行為模型 4.1.1　進(jìn)程語句 4.1.2　變量賦值語句4.1.3　信號賦值語句4.1.4　WAlT語句4.1.5　IF語句4.1.6　CASE語句4.1.7　NULL語句 4.1.8　LOOP語句 4.1.9　EXll語句 4.1.10 NEXT語句4.2.數(shù)據(jù)流模型 4.2.1　并行信號賦值語句4.2.2　備件信號賦值語句4.2.3　選擇信號賦值語句4.2.4　塊語句 4.2.5　并發(fā)行和順序性討論4.3.結(jié)構(gòu)化模型 4.3.1　元件聲明 4.3.2　元件例化 4.3.3　重復(fù)元件的描述第5章　VerilogHDl基礎(chǔ) 5.1 語法規(guī)則5.1.1　空白和注釋 5.1.2　數(shù)字表示 5.1.2　標(biāo)識符和關(guān)鍵字5.2.數(shù)據(jù)類型 5.2.1 數(shù)值邏輯（Value Logic）……第6章　Verilog HDL楧型描述方法第7章　RTL建模指導(dǎo)第8章　實用設(shè)計范例參考文獻(xiàn)附錄　光盤說明

章節(jié)摘錄

第1章　概 論 1．1 半導(dǎo)體工業(yè)當(dāng)今社會是信息化的社會，從科學(xué)的最前沿到人們的日常生活，各式各類的電子產(chǎn)品、信息處理設(shè)備完全融入了我們的生活。不可想象，如果沒有計算機(jī)、沒有互聯(lián)網(wǎng)，世界會變成什么樣子。半導(dǎo)體工業(yè)，這個為我們提供了所有這些電子產(chǎn)品的工業(yè)體系，在50年前還根本不存在，如今卻擁有著萬億美元的銷售額。在這個高速的增長過程中，計算機(jī)輔助設(shè)計起到了關(guān)鍵的作用，就像它在其他領(lǐng)域中帶來的革命一樣。本書中簡要介紹如何使用Ventog HDL和VHDL這兩種標(biāo)準(zhǔn)的硬件描述語言去描述邏輯，建立實用的模型。這是整個龐大工業(yè)體系中關(guān)鍵性的技術(shù)之一，是非常基礎(chǔ)和重要的。

編輯推薦

《VHDL與Verilog HDL比較學(xué)習(xí)及建模指導(dǎo)》內(nèi)容新穎全面、敘述簡明清晰、結(jié)構(gòu)層次分明，利用大量的實例和圖表說明問題,使讀者易于接受。既可作為高年級本科生和研究生EDA設(shè)計方法相關(guān)課程的教材,也可以作為工程技術(shù)人員的參考資料?！禫HDL與Verilog HDL比較學(xué)習(xí)及建模指導(dǎo)》附光盤一張,包含了書中所有設(shè)計實例的源程序和設(shè)計工程,可做二次開發(fā)。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    VHDL與Verilog HDL比較學(xué)習(xí)及建模指導(dǎo) PDF格式下載

---