出版時間:2006-9 出版社:國防工業(yè) 作者:鄭亞民,董曉舟編 頁數(shù):288
內(nèi)容概要
本書圍繞著PLD的設(shè)計這個主題,系統(tǒng)介紹了相關(guān)的基礎(chǔ)知識和工具軟件,給出了設(shè)計實(shí)例。本書的主要內(nèi)容包括:可編程邏輯器件結(jié)構(gòu)、Altera 公司最新系列器件的性能特點(diǎn)、VHDL語言、Altera公司新一代的PLD開發(fā)軟件Quartus II使用入門與進(jìn)階、第三方工具軟件、LogicLock設(shè)計方法、DSP Builder設(shè)計工具、SOPCBuilder與Nios II嵌入式處理器核的軟硬件開發(fā)?! ”緯鴥?nèi)容新穎全面、敘述簡明清晰、結(jié)構(gòu)層次分明,利用大量實(shí)例和圖表說明問題,使讀者易于接受?! ”緯瓤梢宰鳛楦吣昙壉究粕脱芯可腅DA設(shè)計方法等課程的教材,也可以作為工程技術(shù)人員的參考資料?! 榱朔奖阕x者,本書附光盤一張,其中包含了所有設(shè)計實(shí)例的源程序、工程等。
書籍目錄
第1章 概述 1.1 EDA技術(shù) 1.1.1 EDA技術(shù)發(fā)展 1.1.2 EDA設(shè)計方法 1.1.3 EDA設(shè)計層次 1.2 可編程邏輯器件概述 1.2.1 可編程邏輯器件發(fā)展 1.2.2 可編程邏輯器件常用開發(fā)軟件 1.2.3 可編程邏輯器件設(shè)計流程第2章 FPGA/CPLD結(jié)構(gòu)與應(yīng)用 2.1 可編程邏輯器件基礎(chǔ) 2.1.1 邏輯電路符號表示方法 2.1.2 可編程邏輯器件的分類 2.1.3 簡單PLD原理 2.2 復(fù)雜可編程邏輯器件 2.2.1 CPLD結(jié)構(gòu)與原理 2.2.2 FPGA結(jié)構(gòu)與原理 2.2.3 CPLD和FPGA特點(diǎn)總結(jié) 2.2.4 FPGA/CPLD的發(fā)展趨勢 2.3 Altera新型器件簡介 2.3.1 低成本FPGA——Cyclone II 2.3.2 高性能、高密度FPGA——Stratix II 2.3.3 低成本、低功耗CPLD—MAX II 2.4 編程與配置 2.4.1 Altera FPGA的配置方式 2.4.2 配置過程 2.4.3 Altera配置器件 2.4.4 ByteBlaster II下載電纜 2.4.5 Quartus II軟件支持第3章 VHDL基礎(chǔ) 3.1 簡介 3.1.1 VHDL的出現(xiàn) 3.1.2 VHDL的主要優(yōu)點(diǎn) 3.2 VHDL程序基本結(jié)構(gòu) 3.2.1 實(shí)體描述 3.2.2 結(jié)構(gòu)體描述 3.3 VHDL的庫和包 3.3.1 VHDL庫的種類和使用 3.3.2 程序包 3.3.3 庫和程序包的引用 3.4 VHDL的基本詞法 3.4.1 標(biāo)識符 3.4.2 數(shù)據(jù)對象 3.4.3 數(shù)據(jù)類型 3.4.4 運(yùn)算符 3.4.5 VHDL表達(dá)式 3.5 VHDL的基本語法 3.5.1 并行描述語句 3.5.2 順序描述語句 3.5.3 結(jié)構(gòu)描述語句 3.6 簡單邏輯電路的VHDL描述 3.6.1 譯碼器 3.6.2 三態(tài)門 3.6.3 電位型觸發(fā)器 3.6.4 鐘控型觸發(fā)器第4章 QuartIls II使用入門 4.1 Quartus II簡介 4.1.1 Quartus II的設(shè)計流程 4.1.2 Quartus II的設(shè)計特點(diǎn) 4.1.3 Quartus II的圖形用戶界面 4.2 Quartus II使用方法 4.2.1 設(shè)計輸入 4.2.2 編譯 4.2.3 仿真 4.2.4 配置器件 4.2.5 原理圖輸入方式 4.3 使用Quartus II設(shè)計數(shù)字邏輯 4.3.1 層次化設(shè)計方法——3分頻器設(shè)計 4.3.2 有限狀態(tài)機(jī)設(shè)計——A/D采樣控制器設(shè)計第5章 Quartus II使用進(jìn)階第6章 Wuartus II與第三方EDA工具程第7章 LogicLock設(shè)計方法第8章 DSP Builder設(shè)計工具第9章 Nios II SoPc嵌入式系統(tǒng)設(shè)計參考文獻(xiàn) 光盤說明
圖書封面
評論、評分、閱讀與下載
可編程邏輯器件開發(fā)軟件QuartusII PDF格式下載