數(shù)字邏輯EDA設(shè)計與實踐

內(nèi)容概要

本書所涉及的內(nèi)容包含EDA技術(shù)，可編程邏輯器件CPLD/FPGA的基本概念和基本知識以及MAX+plus II和Quartus II等EDA開發(fā)工具的使用方法和技巧，通過大量設(shè)計實例詳細地介紹了基于EDA技術(shù)的層次化設(shè)計方法。    本書的特點是以數(shù)字邏輯電路和系統(tǒng)設(shè)計為主線，結(jié)合豐富的實例按照由淺入深的學習規(guī)律，循序漸進，逐步引入相關(guān)EDA技術(shù)和工具，通俗易懂，重點突出。本書適合作為EDA技術(shù)、數(shù)字邏輯基礎(chǔ)設(shè)計、課程設(shè)計的教材和指導書，它可用于大學高年級學生、研究生教學及電子設(shè)計工程師技術(shù)培訓，課程設(shè)計和更新其采用VHDL語言和可編程邏輯器件的電子設(shè)計方法學方面的知識和技術(shù)內(nèi)容，也可供從事數(shù)字邏輯電路和系統(tǒng)設(shè)計的電子工程師參考。

書籍目錄

第1章  EDA概述  1.1  EDA技術(shù)及其發(fā)展  1.2  硬件描述語言  1.3  EDA技術(shù)的層次化設(shè)計方法與流程  1.4  EDA與傳統(tǒng)硬件電路設(shè)計方法的比較  1.5  EDA技術(shù)在《數(shù)字邏輯》課程中的應(yīng)用  1.6  EDA軟件簡介  1.7  互聯(lián)網(wǎng)上的EDA資源  1.8  習題第2章  可編程邏輯基礎(chǔ)  2.1  可編程邏輯器件的發(fā)展歷程及特點  2.2  可編程邏輯器件的分類  2.3  簡單PLD原理  2.4  CPLD  2.5  FPGA  2.6  FPGA與CPLD之比較  2.7  CPLD/FPGA的設(shè)計流程  2.8  可編程邏輯器件的發(fā)展趨勢  2.9  Altera公司的CPLD/FPGA產(chǎn)品概述  2.10  習題第3章  MAX+plus IIG開發(fā)工具  ……第4章  VHDL設(shè)計基礎(chǔ)第5章  Quartus Ⅱ開發(fā)系統(tǒng)第6章  數(shù)字系統(tǒng)的EDA設(shè)計參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯EDA設(shè)計與實踐 PDF格式下載

---