從零開始學(xué)CPLD和Verilog HDL編程技術(shù)

內(nèi)容概要

　　CPLD（復(fù)雜可編程邏輯器件）在數(shù)字電子技術(shù)領(lǐng)域中的應(yīng)用越來越廣泛，尤其適合于新產(chǎn)品的開發(fā)與小批量生產(chǎn)，因此深受廣大工程技術(shù)人員喜愛?！　　稄牧汩_始學(xué)CPLD和Verilog HDL編程技術(shù)》定位于讓初學(xué)者從零起步，輕松學(xué)會(huì)CPLD的系統(tǒng)設(shè)計(jì)技術(shù)。本書以ALTERA公司的系列芯片為目標(biāo)載體，簡(jiǎn)要分析了可編程邏輯器件的結(jié)構(gòu)和特點(diǎn)，以及相應(yīng)開發(fā)軟件的使用方法，同時(shí)，還用大量篇幅介紹了初學(xué)者最容易掌握的Verilog HDL硬件描述語(yǔ)言。本書完全以實(shí)戰(zhàn)為主，通過實(shí)踐的方法幫助讀者加深理解CPLD的基本知識(shí)?！　”緯劫?zèng)光盤一張，光盤中包含了書中所有實(shí)驗(yàn)的源程序?！　　稄牧汩_始學(xué)CPLD和Verilog HDL編程技術(shù)》可供從事各類電子系統(tǒng)設(shè)計(jì)的廣大工程技術(shù)人員以及電子愛好者閱讀，也可作為電子類專業(yè)的教材或教學(xué)參考書使用。

書籍目錄

第一章　CPLD與FPGA概述第一節(jié)　可編程邏輯器件的發(fā)展及特點(diǎn)一、可編程邏輯器件的發(fā)展二、CPLD／FGPA的用途三、CPLD／FPGA的特點(diǎn)四、CPLD與FPGA的比較五、CPLD／FPGA和單片機(jī)的比較第二節(jié)　CPLD／FPGA的基本工作原理一、基于乘積項(xiàng)的CPLD的工作原理二、采用查找表的FPGA的工作原理第三節(jié)　Altera系列CPLD介紹一、MAX7000系列器件簡(jiǎn)介二、MAX7000系列器件的結(jié)構(gòu)三、MAX7000系列器件功能描述第四節(jié)　Xilinx系列CPLD介紹一、XC9500系列器件簡(jiǎn)介二、XC9500系列器件的結(jié)構(gòu)三、XC9500系列器件功能描述第五節(jié)　可編程邏輯器件的開發(fā)一、可編程邏輯器件的設(shè)計(jì)過程二、可編程邏輯器件設(shè)計(jì)舉例第二章　CPLD實(shí)驗(yàn)儀介紹第一節(jié)　DP-MCU／Altera實(shí)驗(yàn)儀一、實(shí)驗(yàn)儀主要器件二、應(yīng)用接口三、跳線接口四、原理簡(jiǎn)介第二節(jié)　DP—MCU／Xilinx實(shí)驗(yàn)儀一、實(shí)驗(yàn)儀主要器件二、應(yīng)用接口三、跳線接口四、原理簡(jiǎn)介第三節(jié)　其他CPLD實(shí)驗(yàn)儀一、CPLDMCU下載仿真實(shí)驗(yàn)儀二、Altera CPLD開發(fā)板三、5l+CPLD學(xué)習(xí)板第三章　CPLD開發(fā)軟件和仿真軟件的使用第一節(jié)　Altera開發(fā)軟件MAX+plusII的安裝和使用一、MAX+plusII的安裝二、MAX+plusII的使用第二節(jié)　Xmnx開發(fā)軟件ISE WebPACK的安裝和使用一、WebPACK軟件的安裝二、WebPACK軟件的使用第三節(jié)　仿真Modelsim SE軟件的安裝和使用一、Modelsim SE 6．0軟件的安裝二、Modelsim SE 6．0軟件的使用第四章　初識(shí)Verilog HDL第一節(jié)　硬件描述語(yǔ)言概述一、什么是硬件描述語(yǔ)言二、硬件描述語(yǔ)言的發(fā)展三、為何使用硬件描述語(yǔ)言第二節(jié)　Verilog HDL基本知識(shí)一、什么是Verilog HDL二、Verilog HDL的發(fā)展三、Verilog HDL與VHDL比較四、Verilog HDL與C語(yǔ)言的比較第三節(jié)　Verilog HDL模塊介紹一、什么是模塊二、模塊的結(jié)構(gòu)第五章　Verilog HDL數(shù)據(jù)類型與運(yùn)算符第一節(jié)　Verilog HDL基本詞法一、標(biāo)識(shí)符二、關(guān)鍵字三、注釋四、空白符第二節(jié)　Verilog HDL常量變量及其數(shù)據(jù)類型一、常量及其數(shù)據(jù)類型二、變量及其數(shù)據(jù)類型第三節(jié)　Verilog HDL運(yùn)算符一、算術(shù)運(yùn)算符二、邏輯運(yùn)算符三、位運(yùn)算符四、關(guān)系運(yùn)算符五、等式運(yùn)算符六、縮位運(yùn)算符七、移位運(yùn)算符八、條件運(yùn)算符九、位拼接運(yùn)算符第六章　　Verilog HDL基本語(yǔ)句第一節(jié)　賦值語(yǔ)句一、持續(xù)賦值語(yǔ)句二、過程賦值語(yǔ)句第二節(jié)　塊語(yǔ)句一、串行塊語(yǔ)句beginIend二、并行塊語(yǔ)句fork-join第三節(jié)　過程語(yǔ)句一、initial過程語(yǔ)句二、always過程語(yǔ)句第四節(jié)　條件語(yǔ)句一、if條件語(yǔ)句二、case條件語(yǔ)句第五節(jié)　循環(huán)語(yǔ)句一、forever語(yǔ)句二、repeat語(yǔ)句三、while語(yǔ)句四、for語(yǔ)句第六節(jié)　編譯向?qū)дZ(yǔ)句一、宏替換define二、文件包舍include三、條件編譯ifdef、else、endif四、時(shí)間尺度timescale第七節(jié)　任務(wù)(task)和函數(shù)(function)說明語(yǔ)句一、任務(wù)(task)說明語(yǔ)句二、函數(shù)(function)說明語(yǔ)句第八節(jié)　系統(tǒng)任務(wù)與系統(tǒng)函數(shù)一、$display和$write任務(wù)二、$monitor與$strobe三、$time與$realtime四、$finish與$stop第七章　Verilog HDL的描述方式第一節(jié)　結(jié)構(gòu)描述方式一、Verilog HDL內(nèi)置門元件二、門級(jí)結(jié)構(gòu)描述第二節(jié)　數(shù)據(jù)流描述方式第三節(jié)　行為描述方式第八章　用Verilog HDL描述數(shù)字電路第一節(jié)　基本門電路的設(shè)計(jì)一、與門二、或門三、非門四、與非門五、或非門六、異或門七、緩沖門八、三態(tài)門第二節(jié)　組合邏輯電路的設(shè)計(jì)一、數(shù)據(jù)選擇器二、編碼器三、譯碼器四、加法器第三節(jié)　雙穩(wěn)態(tài)觸發(fā)器的設(shè)計(jì)一、RS觸發(fā)器二、D觸發(fā)器三、JK觸發(fā)器四、T觸發(fā)器第四節(jié)　時(shí)序邏輯電路的設(shè)計(jì)一、寄存器二、鎖存器三、計(jì)數(shù)器第九章　CPLD實(shí)驗(yàn)與綜合設(shè)計(jì)實(shí)例第一節(jié)　CPLD基本實(shí)驗(yàn)一、LED發(fā)光二極管實(shí)驗(yàn)二、鍵盤實(shí)驗(yàn)三、數(shù)碼LED顯示器實(shí)驗(yàn)四、音響實(shí)驗(yàn)第二節(jié)　CPLD綜合設(shè)計(jì)實(shí)例一、樂曲演奏電路二、數(shù)字鐘三、頻率計(jì)四、交通燈參考文獻(xiàn)

編輯推薦

　　CPLD（復(fù)雜可編程邏輯器件）在數(shù)字電子技術(shù)領(lǐng)域中的應(yīng)用越來越廣泛，尤其適合于新產(chǎn)品的開發(fā)與小批量生產(chǎn)，因此深受廣大工程技術(shù)人員喜愛?！　”緯ㄎ挥谧尦鯇W(xué)者從零起步，輕松學(xué)會(huì)CPLD的系統(tǒng)設(shè)計(jì)技術(shù)。本書以ALTERA公司的系列芯片為目標(biāo)載體，簡(jiǎn)要分析了可編程邏輯器件的結(jié)構(gòu)和特點(diǎn)，以及相應(yīng)開發(fā)軟件的使用方法，同時(shí)，還用大量篇幅介紹了初學(xué)者最容易掌握的Verilog HDL硬件描述語(yǔ)言。本書完全以實(shí)戰(zhàn)為主，通過實(shí)踐的方法幫助讀者加深理解CPLD的基本知識(shí)。本書附贈(zèng)光盤一張，光盤中包含了書中所有實(shí)驗(yàn)的源程序?！　”緯晒氖赂黝愲娮酉到y(tǒng)設(shè)計(jì)的廣大工程技術(shù)人員以及電子愛好者閱讀，也可作為電子類專業(yè)的教材或教學(xué)參考書使用。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    從零開始學(xué)CPLD和Verilog HDL編程技術(shù) PDF格式下載

---