出版時間:2011-8 出版社:人民郵電出版社 作者:高永強,王吉恒 主編 頁數(shù):262
內(nèi)容概要
《數(shù)字電子技術(shù)(第2版)》是針對高等職業(yè)教育的特點,結(jié)合高職學(xué)生的特點和多年來高職教育的實踐經(jīng)驗編寫而成的。全書介紹了各種基本功能電路的組成、工作原理、性能特點及應(yīng)用。培養(yǎng)學(xué)生具有查閱電子元器件手冊,合理選用元器件,識讀常見數(shù)字電子線路,測試常用數(shù)字電子電路性能及排除故障的能力。
《數(shù)字電子技術(shù)(第2版)》可以作為通信、電子信息、電子工程、自動化、計算機等專業(yè)的高職高專以及函授和成人教育的教材,也可供有關(guān)專業(yè)技術(shù)人員參考。
書籍目錄
緒論
思考題
第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)制與碼制
1.1.1 數(shù)制
1.1.2 碼制
1.2 基本邏輯運算
1.2.1 與邏輯運算
1.2.2 或邏輯運算
1.2.3 非邏輯運算
1.3 邏輯代數(shù)的基本定律
1.3.1 邏輯變量和邏輯函數(shù)
1.3.2 邏輯代數(shù)的基本定律
1.3.3 邏輯代數(shù)運算的三個規(guī)則
1.4 邏輯函數(shù)的表達方法
1.4.1 真值表
1.4.2 邏輯表達式
1.4.3 卡諾圖
1.4.4 邏輯圖
1.4.5 各種表示方法之間的互相轉(zhuǎn)換
1.5 邏輯函數(shù)的代數(shù)化簡法
1.5.1 最簡的概念
1.5.2 常用的代數(shù)化簡方法
1.6 邏輯函數(shù)的卡諾圖化簡法
1.6.1 化簡的基本原理
1.6.2 化簡的方法
1.6.3 具有無關(guān)項的邏輯函數(shù)的化簡
本章小結(jié)
習(xí)題
第2章 邏輯門電路
2.1 二極管的開關(guān)特性
2.1.1 晶體二極管的伏安特性
2.1.2 二極管的開關(guān)特性
2.2 三極管的開關(guān)特性
2.2.1 雙極型三極管的靜態(tài)開關(guān)特性
2.2.2 雙極型三極管的動態(tài)開關(guān)特性
2.2.3 MOS管的開關(guān)特性
2.3 基本邏輯門
2.3.1 與邏輯門
2.3.2 或邏輯門
2.3.3 非邏輯門
2.3.4 復(fù)合邏輯門
2.4 TTL集成邏輯門
2.4.1 TTL與非門
2.4.2 TTL門電路的其他類型
2.4.3 TTL集成門電路常見型號
2.4.4 TTL集成門電路使用注意事項
2.5 CMOS集成邏輯門
2.5.1 COMS反相器
2.5.2 COMS與非門
2.5.3 COMS或非門
2.5.4 COMS傳輸門
2.5.5 COMS集成電路使用注意事項
2.5.6 COMS電路與TTL電路的連接
2.5.7 工程應(yīng)用
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 集成邏輯門電路的功能測試及應(yīng)用
第3章 組合邏輯電路
3.1 組合邏輯電路概述
3.1.1 組合邏輯電路
3.1.2 組合邏輯電路的特點
3.2 組合邏輯電路的分析和設(shè)計方法
3.2.1 組合邏輯電路的分析方法
3.2.2 組合邏輯電路的設(shè)計方法
3.3 編碼器
3.3.1 編碼的概念
3.3.2 普通編碼器
3.3.3 優(yōu)先編碼器
3.3.4 常用集成編碼器簡介
3.3.5 編碼器集成電路的工程應(yīng)用
3.4 譯碼器
3.4.1 通用譯碼器
3.4.2 顯示譯碼器
3.5 數(shù)值比較器
3.5.1 1位數(shù)值比較器
3.5.2 多位數(shù)值比較器
3.6 算術(shù)運算電路
3.6.1 半加器
3.6.2 全加器
3.6.3 多位加法器
3.7 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
3.7.1 數(shù)據(jù)選擇器
3.7.2 數(shù)據(jù)分配器
3.8 組合邏輯電路中的競爭與冒險
3.8.1 競爭與冒險的原因
3.8.2 冒險的分類
3.8.3 冒險的確定方法
3.8.4 競爭冒險的消除方法
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 組合邏輯電路功能測試與應(yīng)用
第4章 集成觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 電路組成和邏輯符號
4.1.2 功能分析
4.1.3 觸發(fā)器功能的描述
4.1.4 基本RS觸發(fā)器的特點
4.1.5 基本RS觸發(fā)器的用途
4.2 時鐘同步觸發(fā)器
4.2.1 時鐘同步RS觸發(fā)器
4.2.2 時鐘同步D觸發(fā)器
4.2.3 時鐘同步觸發(fā)器的空翻現(xiàn)象
4.3 主從觸發(fā)器
4.3.1 主從RS觸發(fā)器
4.3.2 主從JK觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 維持阻塞D觸發(fā)器
4.4.2 負(fù)邊沿JK觸發(fā)器
4.5 CMOS觸發(fā)器
4.5.1 CMOS D 觸發(fā)器
4.5.2 CMOS JK觸發(fā)器
4.6 其他類型觸發(fā)器以及不同類型觸發(fā)器之間的轉(zhuǎn)換
4.6.1 T觸發(fā)器
4.6.2 T'觸發(fā)器
4.6.3 不同類型觸發(fā)器之間的轉(zhuǎn)換
4.7 集成觸發(fā)器的產(chǎn)品及簡單應(yīng)用
4.7.1 集成觸發(fā)器芯片簡介
4.7.2 集成觸發(fā)器應(yīng)用舉例
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 觸發(fā)器的功能測試與應(yīng)用
第5章 時序邏輯電路
5.1 時序邏輯電路的分析方法
5.1.1 時序邏輯電路功能表示方法
5.1.2 時序邏輯電路的基本分析方法
5.2 寄存器
5.2.1 數(shù)碼寄存器
5.2.2 移位寄存器
5.2.3 寄存器應(yīng)用舉例
5.3 計數(shù)器
5.3.1 計數(shù)器的功能和分類
5.3.2 同步計數(shù)器
5.3.3 異步計數(shù)器
5.3.4 N進制計數(shù)器
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 計數(shù)器邏輯功能測試及應(yīng)用
第6章 脈沖信號的產(chǎn)生與整形
6.1 脈沖電路概述
6.2 多諧振蕩器
6.2.1 由CMOS反相器構(gòu)成的多諧振蕩器
6.2.2 石英晶體多諧振蕩器
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.2 集成單穩(wěn)態(tài)觸發(fā)器
6.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.4 施密特觸發(fā)器
6.4.1 門電路構(gòu)成的施密特觸發(fā)器
6.4.2 集成施密特觸發(fā)器
6.4.3 施密特觸發(fā)器的主要應(yīng)用
6.5 555定時器
6.5.1 555定時器的電路組成
6.5.2 555定時器的功能
6.5.3 555定時器的應(yīng)用
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器的安裝與測試和數(shù)字電路的綜合應(yīng)用
第7章 數(shù)/模轉(zhuǎn)換與模/數(shù)轉(zhuǎn)換
7.1 數(shù)/模轉(zhuǎn)換器(DAC)
7.1.1 DAC的轉(zhuǎn)換原理與分類
7.1.2 T型電阻網(wǎng)絡(luò)DAC
7.1.3 倒T型電阻網(wǎng)絡(luò)DAC
7.1.4 DAC的主要技術(shù)指標(biāo)
7.1.5 集成DAC介紹
7.2 模/數(shù)轉(zhuǎn)換器(ADC)
7.2.1 ADC的基本概念和轉(zhuǎn)換的一般步驟
7.2.2 逐次逼近型ADC
7.2.3 雙積分型ADC
7.2.4 ADC的主要技術(shù)指標(biāo)
7.2.5 ADC的工程應(yīng)用
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 集成D/A和A/D轉(zhuǎn)換器及應(yīng)用
第8章 存儲器與可編程邏輯器件
8.1 只讀存儲器(ROM)
8.1.1 掩膜(固定)型ROM
8.1.2 可編程ROM
8.1.3 可改寫ROM
8.1.4 PROM的應(yīng)用
8.2 隨機存取存儲器(RAM)
8.2.1 RAM的基本結(jié)構(gòu)和工作原理
8.2.2 RAM的存儲單元
8.2.3 RAM的擴展
8.2.4 存儲器常用芯片簡介
8.3 可編程邏輯器件
8.3.1 可編程邏輯陣列(PLA)器件
8.3.2 可編程陣列邏輯(PAL)器件
8.3.3 通用陣列邏輯(GAL)
8.3.4 可擦除的可編程邏輯器件(EPLD)
8.3.5 PLD的編程
本章小結(jié)
習(xí)題
實踐技能訓(xùn)練
實訓(xùn)項目 EPROM的固化與擦除
參考文獻
圖書封面
評論、評分、閱讀與下載