Xilinx FPGA/CPLD設(shè)計(jì)手冊

內(nèi)容概要

　　《xilinx
fpgacpld設(shè)計(jì)手冊》從初學(xué)者的角度出發(fā)，以全新的視角、合理的布局系統(tǒng)地介紹了xilinx
fpga／cpld的設(shè)計(jì)流程，以及集成設(shè)計(jì)工具isel0．x的基本使用方法和技巧，并提供了一些經(jīng)典設(shè)計(jì)實(shí)例，供讀者學(xué)習(xí)和參考。
　　《xilinx fpgacpld設(shè)計(jì)手冊》共14章，循序漸進(jìn)地介紹了ise
10.x中各種設(shè)計(jì)工具的基本操作方法，內(nèi)容包括設(shè)計(jì)輸入工具的使用、基于modelsim的設(shè)計(jì)仿真、synplify
pro和xst綜合工具的使用、設(shè)計(jì)實(shí)現(xiàn)、器件配置以及在線調(diào)試等，并輔以4個(gè)綜合實(shí)例，讓讀者能更加深入地理解xilinx
fpga／cpld的設(shè)計(jì)流程。隨書附帶的光盤中提供了書中所有示例的完整工程文件和設(shè)計(jì)源文件，讀者可以結(jié)合書本上的實(shí)例操作流程，自行操作練習(xí)，以加深理解。
　　《xilinx fpgacpld設(shè)計(jì)手冊》內(nèi)容系統(tǒng)，實(shí)用性、專業(yè)性強(qiáng)，是xilinx
fpga／cpld設(shè)計(jì)初學(xué)者入門和提高的學(xué)習(xí)寶典。《xilinx
fpgacpld設(shè)計(jì)手冊》可以作為高等院校通信工程、電子工程、微電子和半導(dǎo)體學(xué)等工科專業(yè)的教材，也可以作為fpga電子設(shè)計(jì)工程師的實(shí)用參考書。

書籍目錄

第1章　xilinx　fpga／cpld簡介　
　1.1　邏輯器件概述　
　1.2　fpga簡介　
　1.3　cpld簡介　
　1.4　fpga／cpld的特點(diǎn)　
　1.5　cpld與fpga的區(qū)別　
　1.6　xilinx簡介　
　　1.6.1　xilinx公司概述　
　　1.6.2　xilinx　fpga／cpld器件　
　1.7　xilinx　fpga／cpld的基本結(jié)構(gòu)　
　　1.7.1　xilinx　cpld的基本結(jié)構(gòu)　
　　1.7.2　xilinx　fpga的基本結(jié)構(gòu)　
　1.8　小結(jié)　
第2章　ise系統(tǒng)簡介　
　2.1　1se系列產(chǎn)品的特點(diǎn)　
　　2.1.1　ise特點(diǎn)綜述　
　　2.1.2　ise10.x新增特性　
　2.2　ise10.x支持的器件　
　2.3　ise的軟件系列　
　2.4　1se的系統(tǒng)配置和安裝　
　　2.4.1　推薦的系統(tǒng)配置　
　　2.4.2　ise的安裝　
　2.5　ise設(shè)計(jì)流程實(shí)例：32位加／減法器設(shè)計(jì)　
　　2.5.1　ise10.x集成開發(fā)環(huán)境界面　
　　2.5.2　設(shè)計(jì)輸入　
　　2.5.3　功能仿真　
　　2.5.4　設(shè)計(jì)綜合　
　　2.5.5　工程實(shí)現(xiàn)　
　　2.5.6　時(shí)序仿真　
　　2.5.7　器件配置　
　2.6　小結(jié)
第3章　ise工程管理與設(shè)計(jì)輸入　
　3.1　1se工程管理器——project　navigator　
　　3.1.1　project　navigator簡介　
　　3.1.2　實(shí)例3-1：使用project　navigator創(chuàng)建并管理工程　
　3.2　hdl語言輸入工具——hdle曲?！?br />　　3.2.1　hdl　editor綜述　
　　3.2.2　源代碼輸入助手——language　templates　
　　3.2.3　實(shí)例3-2：使用hdl　editor設(shè)計(jì)16位移位寄存器　
　3.3　狀態(tài)機(jī)輸入工具——statecad　
　　3.3.1　statecad簡介　
　　3.3.2　實(shí)例3-3：使用statecad設(shè)計(jì)加法器　
　3.4　原理圖輸入工具——ecs　
　　3.4.1　ecs簡介　
　　3.4.2　基于ecs的混合設(shè)計(jì)方法　
　3.5　1p核生成工具——core　generator　
　　3.5.1　core　generator簡介　
　　3.5.2　實(shí)例3-4：使用core　generator生成blockram　
　3.6　測試激勵(lì)生成器——hdl　bencher　
　　3.6.1　hdlbencher簡介　
　　3.6.2　實(shí)例3-5：使用hdlbencher生成測試激勵(lì)　
　3.7　設(shè)計(jì)結(jié)構(gòu)向?qū)А猘rchitecture　wizard　
　　3.7.1　architecture　wizard簡介　
　　3.7.2　實(shí)例3-6：使用aarchitecture　wizard生成dcm　
　3.8　小結(jié)　
第4章　功能仿真工具　
第5章　ise綜合工具　
第6章　約束設(shè)置　
第7章　設(shè)計(jì)實(shí)現(xiàn)　
第8章　輔助設(shè)計(jì)工具　
第9章　xilinx器件酉2置　
第10章　fpga系統(tǒng)設(shè)計(jì)原則和技巧
第11章　綜合實(shí)例1——fifo設(shè)計(jì)
第12章　綜合實(shí)例2——spi總線設(shè)計(jì)
第13章　綜合實(shí)例3——nand　flash控制器設(shè)計(jì)
第14章　綜合實(shí)例4——crc校驗(yàn)器設(shè)計(jì)
附錄　ic和fpga專業(yè)術(shù)語中／英文對照

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    Xilinx FPGA/CPLD設(shè)計(jì)手冊 PDF格式下載

---