基于Altera FPGA/CPLD的電子系統(tǒng)設(shè)計(jì)及工程實(shí)踐

前言

Altera公司自1983年發(fā)明世界上第一個(gè)可編程邏輯器件以來(lái)，一直站在可編程邏輯技術(shù)創(chuàng)新發(fā)展的前沿，并于2008年正式推出全球首批40nm FPGA產(chǎn)品——Stratix IV GX，確立了其在全球FPGA技術(shù)領(lǐng)域的領(lǐng)導(dǎo)地位。Altera將可編程邏輯器件、軟件工具、IP和技術(shù)服務(wù)結(jié)合在一起，為廣大的用戶提供高價(jià)值的可編程解決方案。與昂貴的高風(fēng)險(xiǎn)ASIC開發(fā)和不靈活的ASSP以及數(shù)字信號(hào)處理器相比，該方案能夠迅速將產(chǎn)品推向市場(chǎng)，具有明顯的優(yōu)勢(shì)。因此，在通信、工業(yè)控制、汽車電子、廣播、醫(yī)療設(shè)備、消費(fèi)類電子、計(jì)算機(jī)和存儲(chǔ)、軍事和航空航天、測(cè)試和測(cè)量技術(shù)等領(lǐng)域，該方案獲得了越來(lái)越多的應(yīng)用。廣大工程師對(duì)該方案非常青睞，并迫切希望掌握該方案。各地有關(guān)Altera產(chǎn)品和技術(shù)的培訓(xùn)班也應(yīng)運(yùn)而生，如雨后春筍般相繼推出，為推廣和普及Altera可編程解決方案起了很大的作用。本書作者不僅具有深厚的可編程邏輯理論知識(shí)，而且使用Altera產(chǎn)品多年，具有豐富的實(shí)踐經(jīng)驗(yàn)。本書內(nèi)容闡述得系統(tǒng)透徹，圖文并茂，語(yǔ)言方面深入淺出，通俗易懂，并講解了大量應(yīng)用實(shí)例和設(shè)計(jì)案例。因此本書既可作為廣大工程師學(xué)習(xí)Altera FPGA／CPLD的參考書，也可作為培訓(xùn)機(jī)構(gòu)的培訓(xùn)教材或高校相關(guān)專業(yè)的教科書。近年來(lái)，全國(guó)大學(xué)生電子設(shè)計(jì)大賽在中國(guó)蓬勃開展，受到廣大大學(xué)生的喜愛。越來(lái)越多的學(xué)生選用Altera產(chǎn)品參賽并取得優(yōu)異的成績(jī)。Altera每年也在中國(guó)舉辦亞洲創(chuàng)新大賽，報(bào)名參賽隊(duì)數(shù)量呈幾何級(jí)數(shù)增長(zhǎng)。通過(guò)競(jìng)賽，同學(xué)們不僅在校期間就掌握了應(yīng)用Altera.可編程解決方案完成項(xiàng)目設(shè)計(jì)的能力，也為就業(yè)打下了扎實(shí)的基礎(chǔ)，并引起業(yè)界的高度重視。本書作者指導(dǎo)學(xué)生參加電子設(shè)計(jì)大賽多年，積累了豐富的經(jīng)驗(yàn)，并把心得、實(shí)例融入到本書。因此，本書也是一本難得的指導(dǎo)學(xué)生參加電子設(shè)計(jì)大賽的培訓(xùn)教材。再次感謝本書作者的辛勤勞動(dòng)，他們的成果為廣大的工程師和學(xué)生掌握Altera.可編程解決方案提供了一條捷徑！

內(nèi)容概要

　　本書以Altera公司的FPGA/CPLD芯片為主，詳細(xì)介紹了Altera FPGA/CPLD特點(diǎn)、Altera Quartus II 8.1軟件開發(fā)環(huán)境和VHDL語(yǔ)言，并以FPGA常用設(shè)計(jì)模塊、電子設(shè)計(jì)大賽應(yīng)用、機(jī)器人控制及單片機(jī)接口、視頻控制接口等設(shè)計(jì)為例，由淺入深地詳述了如何應(yīng)用FPGA/CPLD進(jìn)行電子設(shè)計(jì)，同時(shí)介紹了基于FPGA的SoPC系統(tǒng)設(shè)計(jì)和FPGA在DSP中的系統(tǒng)設(shè)計(jì)與調(diào)試。書中的源程序已經(jīng)過(guò)實(shí)例驗(yàn)證，讀者可以直接應(yīng)用于自己的設(shè)計(jì)?！　”緯亲髡吒鶕?jù)自己多年的教學(xué)、科研(特別是指導(dǎo)電子設(shè)計(jì)大賽和機(jī)器人大賽)工作實(shí)踐經(jīng)驗(yàn)，同時(shí)參照國(guó)內(nèi)外FPGA/CPLD應(yīng)用設(shè)計(jì)成果，從實(shí)用角度出發(fā)編寫的。本書的特點(diǎn)是所編內(nèi)容新穎、全面，力求通俗易懂，是一本具有實(shí)用性、啟發(fā)性、信息性的綜合工具書?！　”緯m合FPGA初學(xué)者和自學(xué)者學(xué)習(xí)參考，對(duì)有一定經(jīng)驗(yàn)的電子工程技術(shù)人員也有實(shí)用參考價(jià)值。本書也可作為高校電子、通信、計(jì)算機(jī)、信息等相關(guān)專業(yè)的教學(xué)參考用書。

書籍目錄

第1章　可編程邏輯器件　　1.1　可編程邏輯器件的發(fā)展歷程　　1.2　Altera CPLD/FPGA　　　1.2.1　MAX系列　　　1.2.2　Cyclone器件系列——低成本的FPGA　　　1.2.3　Arria系列——高性價(jià)比FPGA　　　1.2.4　Stratix系列——高端FPGA　第2章　Quartus Ⅱ 8.1軟件應(yīng)用基礎(chǔ)　　2.1　Quartus Ⅱ概述　　2.2　Quartus Ⅱ特性　　　2.2.1　Quartus Ⅱ 7.2軟件特性　　　2.2.2　Quartus Ⅱ 8.0的特點(diǎn)　　　2.2.3　Quartus Ⅱ 8.0訂購(gòu)版和網(wǎng)絡(luò)版軟件的區(qū)別　　　2.2.4　Quartus Ⅱ 8.1的特點(diǎn)　　2.3　Quartus Ⅱ 8.1軟件系統(tǒng)的安裝和運(yùn)行　　　2.3.1　Quartus Ⅱ 8.1軟件系統(tǒng)配置　　　2.3.2　安裝過(guò)程　　　2.3.3　啟動(dòng)運(yùn)行和許可文件安裝　　2.4　Quartus Ⅱ 8.1軟件系統(tǒng)的用戶界面　　　2.4.1　標(biāo)題欄　　　2.4.2　菜單欄　　2.4.3　工具欄　　　2.4.4　工程導(dǎo)航器　　　2.4.5　狀態(tài)顯示窗口　　　2.4.6　消息顯示窗口　　　2.4.7　工程工作區(qū)　　2.5　Quartus Ⅱ軟件設(shè)計(jì)流程及方法　　　2.5.1　設(shè)計(jì)流程　　　2.5.2　設(shè)計(jì)方法和設(shè)計(jì)規(guī)劃　第3章　VHDL編程基礎(chǔ)　　3.1　VHDL語(yǔ)言基本要素　　　3.1.1　文字規(guī)則　　　3.1.2　數(shù)據(jù)對(duì)象與數(shù)據(jù)類型　　　3.1.3　運(yùn)算操作符與表達(dá)式　　3.2　VHDL語(yǔ)言的基本結(jié)構(gòu)　　　3.2.1　基本結(jié)構(gòu)　　　3.2.2　實(shí)體　　　3.2.3　結(jié)構(gòu)體　　　3.2.4　庫(kù)和程序包　　3.3　VHDL語(yǔ)言的基本語(yǔ)句　　　3.3.1　順序語(yǔ)句　　　3.3.2　并行語(yǔ)句　　　3.3.3　屬性定義與描述　　3.4　VHDL語(yǔ)言的描述風(fēng)格　　　3.4.1　行為描述風(fēng)格　　　3.4.2　數(shù)據(jù)流描述風(fēng)格　　　3.4.3　結(jié)構(gòu)描述風(fēng)格　　　3.4.4　混合描述風(fēng)格　第4章　Quartus Ⅱ工程設(shè)計(jì)　　4.1　基于原理圖的工程設(shè)計(jì)　　4.2　基于VHDL語(yǔ)言的文本工程設(shè)計(jì)　　4.3　基于狀態(tài)機(jī)的工程設(shè)計(jì)　　4.4　基于LPM宏功能模塊的工程設(shè)計(jì)　　4.5　基于混合模式的工程設(shè)計(jì)　第5章　FPGA工程經(jīng)典模塊實(shí)戰(zhàn)　　5.1　分頻器的設(shè)計(jì)　　　5.1.1　二進(jìn)制分頻器設(shè)計(jì)　　　5.1.2　偶數(shù)次分頻器設(shè)計(jì)　　　……第6章　基于FPGA的單片機(jī)外圍電路設(shè)計(jì)實(shí)例第7章　電子設(shè)計(jì)大賽實(shí)例——基于DDS的正弦信號(hào)發(fā)生器第8章　基于FPGA的視頻監(jiān)視系統(tǒng)設(shè)計(jì)第9章　RoboCup大賽實(shí)踐——輪系碼盤反饋系統(tǒng)設(shè)計(jì)第10章　Nios快速體驗(yàn)——直接用FPGA實(shí)現(xiàn)32位CPU第11章　DSP Builder設(shè)計(jì)應(yīng)用　第12章　經(jīng)典第三方工具介紹與實(shí)踐　參考文獻(xiàn)　

章節(jié)摘錄

插圖：1.信號(hào)監(jiān)測(cè)器模塊信號(hào)監(jiān)測(cè)器用于對(duì)RS.232的輸入信號(hào)進(jìn)行實(shí)時(shí)監(jiān)測(cè)，一但發(fā)現(xiàn)新的數(shù)據(jù)，立即通知UART內(nèi)核。2.移位寄存器模塊移位寄存器的作用是存儲(chǔ)輸入或者輸出的數(shù)據(jù)。當(dāng)uART接收RS·232輸入時(shí)，移位寄存器在波特率模式下采集RS-232輸入信號(hào)，并且保存結(jié)果；當(dāng)UART進(jìn)行RS-232輸出時(shí)，UART內(nèi)核首先將數(shù)據(jù)加載到移位寄存器內(nèi)，再使移位寄存器在波特率模式下將數(shù)據(jù)輸出到RS.232輸出端口上。3.波特率發(fā)生器模塊由于RS.232傳輸必定是工作在某種波特率下，比如9600，為了便于和。RS-232總線進(jìn)行同步，必須產(chǎn)生符合。RS.232傳輸波特率的時(shí)鐘，這就是波特率發(fā)生器的功能。4.奇偶校驗(yàn)器模塊奇偶校驗(yàn)器模塊的功能是根據(jù)奇偶校驗(yàn)的設(shè)置和輸入數(shù)據(jù)計(jì)算出相應(yīng)的奇偶校驗(yàn)位，它是通過(guò)純組合邏輯實(shí)現(xiàn)的。5.總線選擇模塊總線選擇模塊用于選擇奇偶校驗(yàn)的輸入是數(shù)據(jù)發(fā)送還是數(shù)據(jù)接收總線。在接收數(shù)據(jù)時(shí)，總線選擇模塊將數(shù)據(jù)接收連接到奇偶校驗(yàn)器的輸入端，來(lái)檢查已接受數(shù)據(jù)的奇偶校驗(yàn)位是否正確；而在發(fā)送數(shù)據(jù)時(shí)，總線選擇模塊將數(shù)據(jù)發(fā)送總線連接到奇偶校驗(yàn)器的輸入端，UART內(nèi)核模塊能夠獲取并且保存待發(fā)送序列所需的奇偶校驗(yàn)位。6.計(jì)數(shù)器模塊計(jì)數(shù)器模塊的功能是記錄串行數(shù)據(jù)發(fā)送或者接收的數(shù)目，在計(jì)數(shù)到某數(shù)值時(shí)通知UART內(nèi)核模塊。7.UART內(nèi)核模塊UART內(nèi)核模塊是整個(gè)設(shè)計(jì)的核心。在數(shù)據(jù)接收的時(shí)候，UART內(nèi)核負(fù)責(zé)控制波特率發(fā)生器和移位寄存器，使得移位寄存器在波特率時(shí)鐘的驅(qū)動(dòng)下同步地接收并且保持RS一232接收端口上的串行數(shù)據(jù)。在數(shù)據(jù)發(fā)送時(shí)，UART內(nèi)核模塊首先根據(jù)待發(fā)送的數(shù)據(jù)和奇偶校驗(yàn)位的設(shè)置產(chǎn)生完整的發(fā)送序列（包括起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位），之后控制移位寄存器將序列加載到移位寄存器的內(nèi)部寄存器里，最后再控制波特率發(fā)生器驅(qū)動(dòng)移位寄存器數(shù)據(jù)串行輸出。

編輯推薦

因此《基于Altera FPGA/CPLD的電子系統(tǒng)設(shè)計(jì)及工程實(shí)踐》既可作為廣大工程師學(xué)習(xí)Altera FPGA／CPLD的參考書，也可作為培訓(xùn)機(jī)構(gòu)的培訓(xùn)教材或高校相關(guān)專業(yè)的教科書。近年來(lái)，全國(guó)大學(xué)生電子設(shè)計(jì)大賽在中國(guó)蓬勃開展，受到廣大大學(xué)生的喜愛。越來(lái)越多的學(xué)生選用Altera產(chǎn)品參賽并取得優(yōu)異的成績(jī)。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    基于Altera FPGA/CPLD的電子系統(tǒng)設(shè)計(jì)及工程實(shí)踐 PDF格式下載

---