數(shù)字電子技術(shù)

前言

　　“數(shù)字電子技術(shù)”是高職高專院校電子類專業(yè)的專業(yè)基礎(chǔ)課，同時(shí)也是應(yīng)用電子、通信、電氣自動(dòng)化等專業(yè)的重要專業(yè)技術(shù)課程。近些年來，隨著科學(xué)技術(shù)的迅猛發(fā)，展，集成數(shù)字邏輯電路在高速、低功耗、低電壓、帶電插拔等許多方面都取得了長(zhǎng)足的進(jìn)步，各種數(shù)字新技術(shù)、數(shù)字電子新器件層出不窮，這些不斷涌現(xiàn)的新技術(shù)，無疑給該課程增添了很多新的內(nèi)容。為使該課程內(nèi)容更加豐富、充實(shí)和不斷更新，能夠跟上日益發(fā)展的科學(xué)技術(shù)，我們根據(jù)教育部“高等學(xué)校教學(xué)質(zhì)量與教學(xué)改革工程”的主要精神，結(jié)合目前“數(shù)字電子技術(shù)”教學(xué)實(shí)際情況以及該課程在工程實(shí)際中的應(yīng)用編寫了本書，并力求體現(xiàn)如下特點(diǎn)?！　?.按照任務(wù)驅(qū)動(dòng)方式組織全書內(nèi)容。書中每個(gè)單元按照“任務(wù)導(dǎo)人——相關(guān)知識(shí)——相關(guān)技能”的順序編排，以培養(yǎng)學(xué)生分析問題、解決問題的能力?！　?.將傳統(tǒng)的數(shù)字電子技術(shù)教材中的理論知識(shí)進(jìn)行了重新整合與取舍。本書在降低理論深度的同時(shí)，將相關(guān)知識(shí)與工程實(shí)際應(yīng)用結(jié)合，以通俗易懂的語(yǔ)言讓學(xué)生了解課程中的每一部分教學(xué)內(nèi)容在實(shí)際應(yīng)用中的“不可替代”性，從而提高學(xué)生學(xué)習(xí)數(shù)字電子技術(shù)的興趣。

內(nèi)容概要

　　本書將傳統(tǒng)的數(shù)字電子技術(shù)教材中的理論知識(shí)進(jìn)行了重新整合與取舍，結(jié)合高職高專教學(xué)改革的要求，以及工程實(shí)際應(yīng)用，將全書分為7個(gè)單元，內(nèi)容包括數(shù)字邏輯基礎(chǔ)、集成門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、存儲(chǔ)器、可編程邏輯器件、數(shù)/模和模/數(shù)轉(zhuǎn)換器。本書特別強(qiáng)調(diào)了實(shí)踐環(huán)節(jié)，并且引入了Multisim 8.0仿真軟件，配合對(duì)相關(guān)知識(shí)的講解。本書配有教學(xué)課件、教學(xué)大綱、習(xí)題解析及試題庫(kù)等教學(xué)輔助資料。　　本書可作為高職高專院校電子、機(jī)電、自動(dòng)化、通信等專業(yè)“數(shù)字電子技術(shù)”課程的教材，也可供相關(guān)人員參考。

書籍目錄

第1單元 數(shù)字邏輯基礎(chǔ)　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　1.1 數(shù)制與碼制　　　1.1.1 數(shù)制　　　1.1.2 碼制　　1.2 邏輯代數(shù)的基本概念、常用公式和定理　　　1.2.1 邏輯代數(shù)的基本概念　　　1.2.2 三種基本的邏輯關(guān)系　　　1.2.3 復(fù)合邏輯運(yùn)算　　　1.2.4 邏輯代數(shù)中的常用公式和定理　　1.3 邏輯函數(shù)的化簡(jiǎn)　　　1.3.1 邏輯函數(shù)的代數(shù)化簡(jiǎn)法　　　1.3.2 最小項(xiàng)的概念　　　1.3.3 卡諾圖表示法　　　1.3.4 邏輯函數(shù)的卡諾圖化簡(jiǎn)法　第三部分 相關(guān)技能　　1.4 Multisim 8.0電路仿真軟件學(xué)習(xí)　習(xí)題第2單元 門電路和集成邏輯門　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　2.1 半導(dǎo)體二極管和三極管的開關(guān)特性　　　2.1.1 半導(dǎo)體二極管的開關(guān)特性　　　2.1.2 半導(dǎo)體三極管的開關(guān)特性　　2.2 分立元件的基本邏輯門　　　2.2.1 “與”門　　　2.2.2 “或”門　　　2.2.3 “非”門　　2.3 復(fù)合邏輯門　　　2.3.1 與非門　　　2.3.2 或非門　　　2.3.3 與或非門　　　2.3.4 異或門　　　2.3.5 同或門　　2.4 TTL集成邏輯門　　　2.4.1 典型TTL與非門　　　2.4.2 集電極開路的TTL與非門　　　2.4.3 三態(tài)門　　　2.4.4 TTL集成電路的改進(jìn)系列　　　2.4.5 TTL集成邏輯門的使用注意事項(xiàng)　　2.5 MOS集成邏輯門　　　2.5.1 CMOS反相器　　　2.5.2 CMOS傳輸門和模擬開關(guān)　　　2.5.3 CMOS與非門　　　2.5.4 CMOS或非門　　　2.5.5 其他CMOS集成邏輯門　　　2.5.6 CMOS集成邏輯門的特點(diǎn)及使用注意事項(xiàng)　　2.6 集成邏輯門使用中的實(shí)際問題　　　2.6.1 各種邏輯門之間的接口問題　　　2.6.2 門電路帶負(fù)載時(shí)的接口電路　　　2.6.3 抗干擾措施　第三部分 相關(guān)技能　　2.7 集成邏輯門電路的功能測(cè)試　　2.8 學(xué)習(xí)Multisim 8.0電路仿真　習(xí)題第3單元 組合邏輯電路　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　3.1 組合邏輯電路的分析　　　3.1.1 組合邏輯電路的特點(diǎn)　　　3.1.2 組合邏輯電路功能的描述　　　3.1.3 組合邏輯電路的分析　　3.2 組合邏輯電路的設(shè)計(jì)　　　3.2.1 組合邏輯電路的設(shè)計(jì)步驟　　　3.2.2 組合邏輯電路的設(shè)計(jì)舉例　　3.3 編碼器　　　3.3.1 編碼、編碼器　　　3.3.2 普通編碼器　　　3.3.3 優(yōu)先編碼器　　3.4 譯碼器　　　3.4.1 譯碼、譯碼器　　　3.4.2 變量譯碼器　　　3.4.3 顯示譯碼器　　　3.4.4 譯碼器應(yīng)用舉例　　3.5 數(shù)據(jù)選擇器　　　3.5.1 數(shù)據(jù)選擇器　　　3.5.2 集成數(shù)據(jù)選擇器　　3.6 數(shù)值比較器　　　3.6.1 一位數(shù)值比較器　　　3.6.2 集成數(shù)值比較器　第三部分 相關(guān)技能　　3.7 編碼器、譯碼器及數(shù)碼顯示電路實(shí)驗(yàn)　　3.8 學(xué)習(xí)Multisim 8.0電路仿真　習(xí)題第4單元 觸發(fā)器　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　4.1 基本RS觸發(fā)器　　　4.1.1 基本RS觸發(fā)器的結(jié)構(gòu)組成　　　4.1.2 基本RS觸發(fā)器的工作原理　　　4.1.3 基本RS觸發(fā)器的動(dòng)作特點(diǎn)　　　4.1.4 基本RS觸發(fā)器邏輯功能的描述　　4.2 鐘控RS觸發(fā)器　　　4.2.1 鐘控RS觸發(fā)器的結(jié)構(gòu)組成　　　4.2.2 鐘控RS觸發(fā)器的工作原理　　　4.2.3 鐘控RS觸發(fā)器的功能描述　　4.3 主從型JK觸發(fā)器　　　4.3.1 JK觸發(fā)器的結(jié)構(gòu)組成　　　4.3.2 JK觸發(fā)器的工作原理　　　4.3.3 JK觸發(fā)器的動(dòng)作特點(diǎn)　　　4.3.4 JK觸發(fā)器的功能描述　　　4.3.5 集成JK觸發(fā)器　　4.4 維持阻塞D觸發(fā)器　　　4.4.1 D觸發(fā)器的結(jié)構(gòu)組成　　　4.4.2 D觸發(fā)器的工作原理　　　4.4.3 D觸發(fā)器的動(dòng)作特點(diǎn)　　　4.4.4 D觸發(fā)器的功能描述　　　4.4.5 集成D觸發(fā)器　　4.5 T觸發(fā)器和T'觸發(fā)器　　　4.5.1 T觸發(fā)器　　　4.5.2 T'觸發(fā)器　第三部分 相關(guān)技能　　4.6 集成觸發(fā)器的功能測(cè)試　　4.7 學(xué)習(xí)Multisim 8.0電路仿真　習(xí)題第5單元 時(shí)序邏輯電路　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　5.1 時(shí)序邏輯電路的分析和設(shè)計(jì)思路　　　5.1.1 時(shí)序邏輯電路概述　　　5.1.2 時(shí)序邏輯電路的功能描述　　　5.1.3 時(shí)序邏輯電路的基本分析方法　　　5.1.4 時(shí)序邏輯電路的設(shè)計(jì)思路　　5.2 集成計(jì)數(shù)器　　　5.2.1 二進(jìn)制計(jì)數(shù)器　　　5.2.2 十進(jìn)制計(jì)數(shù)器　　　5.2.3 集成計(jì)數(shù)器及其應(yīng)用　　5.3 寄存器　　　5.3.1 數(shù)碼寄存器　　　5.3.2 移位寄存器　　　5.3.3 集成雙向移位寄存器　　　5.3.4 移位寄存器的應(yīng)用　　5.4 定時(shí)電路　　　5.4.1 定時(shí)器電路的組成　　　5.4.2 定時(shí)器的工作原理　　　5.4.3 定時(shí)器應(yīng)用實(shí)例　第三部分 相關(guān)技能　　5.5 計(jì)數(shù)器及其應(yīng)用　　5.6 移位寄存器及其應(yīng)用　　5.7 定時(shí)器及其應(yīng)用　　5.8 應(yīng)用Multisim 8.0電路仿真　習(xí)題第6單元 存儲(chǔ)器和可編程邏輯器件　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　6.1 存儲(chǔ)器概述　　　6.1.1 存儲(chǔ)器定義　　　6.1.2 存儲(chǔ)器的分類　　　6.1.3 存儲(chǔ)器的主要性能指標(biāo)　　6.2 只讀存儲(chǔ)器　　　6.2.1 ROM的結(jié)構(gòu)與功能　　　6.2.2 ROM的工作原理　　　6.2.3 ROM的分類　　　6.2.4 ROM的應(yīng)用　　6.3 隨機(jī)存取存儲(chǔ)器　　　6.3.1 RAM的結(jié)構(gòu)與功能　　　6.3.2 RAM的存儲(chǔ)單元　　　6.3.3 集成RAM芯片簡(jiǎn)介　　　6.3.4 RAM的容量擴(kuò)展　　6.4 可編程邏輯器件　　　6.4.1 可編程邏輯器件概述　　　6.4.2 現(xiàn)場(chǎng)可編程邏輯陣列　　　6.4.3 可編程陣列邏輯　　　6.4.4 通用陣列簡(jiǎn)介　　　6.4.5 PLD的編程　第三部分 相關(guān)技能　　6.5 隨機(jī)存取存儲(chǔ)器2114A及其應(yīng)用　　6.6 應(yīng)用Multisim 8.0進(jìn)行電路仿真　習(xí)題第7單元 數(shù)/模和模/數(shù)轉(zhuǎn)換器　第一部分 任務(wù)導(dǎo)入　第二部分 相關(guān)知識(shí)　　7.1 數(shù)/模轉(zhuǎn)換器　　　7.1.1 數(shù)/模轉(zhuǎn)換器基本概念及結(jié)構(gòu)組成　　　7.1.2 DAC的功能　　　7.1.3 DAC的轉(zhuǎn)換特性　　　7.1.4 DAC的主要技術(shù)指標(biāo)　　　7.1.5 DAC的轉(zhuǎn)換原理　　　7.1.6 集成DAC0832　　7.2 模/數(shù)轉(zhuǎn)換器（ADC）　　　7.2.1 ADC的基本概念和轉(zhuǎn)換原理　　　7.2.2 ADC的主要技術(shù)指標(biāo)　　　7.2.3 逐次比較型ADC的電路組成及轉(zhuǎn)換原理　　　7.2.4 雙積分型ADC的電路組成及轉(zhuǎn)換原理　　　7.2.5 集成ADC0809　第三部分 相關(guān)技能　　7.3 A/D與D/A轉(zhuǎn)換電路的研究　　7.4 應(yīng)用Multisim 8.0電路仿真　習(xí)題參考文獻(xiàn)

章節(jié)摘錄

　　第1單元 數(shù)字邏輯基礎(chǔ)　　第一部分 任務(wù)導(dǎo)人　　數(shù)字邏輯基礎(chǔ)中的重點(diǎn)內(nèi)容包括：數(shù)制和碼制及他們之間的轉(zhuǎn)換；邏輯代數(shù)的基本公式、常用公式及基本定理；邏輯函數(shù)的表示方法、代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法；約束項(xiàng)和無關(guān)項(xiàng)的概念以及它們?cè)谶壿嫼瘮?shù)化簡(jiǎn)中的作用等。　　“數(shù)字邏輯基礎(chǔ)”是數(shù)字電子技術(shù)的重點(diǎn)內(nèi)容之一，也是分析和設(shè)計(jì)數(shù)字邏輯電路時(shí)使用的主要數(shù)學(xué)工具。例如，設(shè)計(jì)一個(gè)數(shù)字電路時(shí)，方案可能有多種，哪種方案最好？　　當(dāng)然是在達(dá)到同樣功能的基礎(chǔ)上，選擇電路結(jié)構(gòu)最簡(jiǎn)單、元器件數(shù)最少的設(shè)計(jì)方案，因?yàn)樗亲罱?jīng)濟(jì)的。本單元中邏輯函數(shù)的化簡(jiǎn)，就是用以解決這類實(shí)用問題的基礎(chǔ)知識(shí)。設(shè)計(jì)任何一個(gè)數(shù)字電路，根據(jù)要求的邏輯功能，總要先設(shè)計(jì)出相應(yīng)的邏輯函數(shù)式，再去根據(jù)邏輯函數(shù)式構(gòu)建相應(yīng)的邏輯電路框圖。如果設(shè)計(jì)的邏輯函數(shù)式復(fù)雜化，相應(yīng)的電路結(jié)構(gòu)隨之復(fù)雜；如果設(shè)計(jì)的邏輯函數(shù)式在達(dá)到同樣功能的基礎(chǔ)上最簡(jiǎn)，則電路結(jié)構(gòu)一定也是最簡(jiǎn)的。邏輯函數(shù)的化簡(jiǎn)直接關(guān)系到今后設(shè)計(jì)數(shù)字電路的復(fù)雜程度和性能指標(biāo)?！　±纾O(shè)計(jì)一個(gè)有3個(gè)裁判對(duì)某事件進(jìn)行表決的數(shù)字電路，3個(gè)裁判中只要有兩個(gè)或兩個(gè)以上同意，該事件就通過，否則禁止。按照電路功能，可列出相應(yīng)的邏輯函數(shù)式，并且根據(jù)這個(gè)邏輯函數(shù)式畫出如圖1.1所示的多數(shù)表決器電路設(shè)計(jì)方案一?！　★@然這個(gè)多數(shù)表決器的電路設(shè)計(jì)方案一選用的邏輯門數(shù)較多，致使電路結(jié)構(gòu)比較復(fù)雜。為了簡(jiǎn)化電路結(jié)構(gòu)，對(duì)設(shè)計(jì)邏輯函數(shù)式進(jìn)行化簡(jiǎn)，根據(jù)化簡(jiǎn)后的邏輯函數(shù)式得到如圖1-2所示的多數(shù)表決器電路設(shè)計(jì)方案二?！　〔浑y看出，方案二比方案一在電路結(jié)構(gòu)上簡(jiǎn)單多了，僅就邏輯門個(gè)數(shù)而言，就從20個(gè)減少到6個(gè)，相應(yīng)的連線自然也會(huì)少得多。在完成相同電路功能的基礎(chǔ)上，工程實(shí)際中首選設(shè)計(jì)方案二。　　……

編輯推薦

　　《數(shù)字電子技術(shù)》特點(diǎn)：降低理論難度，內(nèi)容通俗易懂；引入任務(wù)教堂，激發(fā)學(xué)習(xí)興趣；提供設(shè)計(jì)項(xiàng)目，培養(yǎng)工作技能?！　　皵?shù)字電子技術(shù)”是高職高專院校電子類專業(yè)的專業(yè)基礎(chǔ)課，同時(shí)也是應(yīng)用電子、通信、電氣自動(dòng)化等專業(yè)的重要專業(yè)技術(shù)課程。近些年來，隨著科學(xué)技術(shù)的迅猛發(fā)展，集成數(shù)字邏輯電路在高速、低功耗、低電壓、帶電插拔等許多方面都取得了長(zhǎng)足的發(fā)展，各種數(shù)字新技術(shù)、數(shù)字電子新器件層出不窮，這些不斷涌現(xiàn)的新技術(shù)，無疑給該課程增添了很多新的內(nèi)容。　　《數(shù)字電子技術(shù)》和同類教材相比，具有以下特點(diǎn)。　　●按照任務(wù)驅(qū)動(dòng)方式組織全書內(nèi)容。書中每個(gè)單元按照“任務(wù)導(dǎo)入——相關(guān)知識(shí)——相關(guān)技能”的順序編排，以培養(yǎng)學(xué)生分析問題、解決問題的能力?！　　駥鹘y(tǒng)的數(shù)字電子技術(shù)教材中的理論知識(shí)進(jìn)行了重新整合，在降低理論深度的同時(shí)，將相關(guān)知識(shí)與工程實(shí)際應(yīng)用結(jié)合，以通俗易懂的語(yǔ)言讓學(xué)生了解課程中的每一部分教學(xué)內(nèi)容在實(shí)際應(yīng)用中的“不可替代”性，從而使學(xué)生產(chǎn)生學(xué)習(xí)數(shù)字電子技術(shù)的興趣?！　　衽溆胸S富的教學(xué)輔助素材。《數(shù)字電子技術(shù)》配有教學(xué)課件、詳細(xì)的習(xí)題解析、教案及試題庫(kù)，可登錄人民郵電出版社教學(xué)服務(wù)與資源網(wǎng)免費(fèi)下載使用。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---