Xilinx ISE Design Suite 10.x FPGA開發(fā)指南

前言

　　近10年來，F(xiàn)PGA行業(yè)獲得了突飛猛進(jìn)的發(fā)展，門數(shù)量的增加和生產(chǎn)工藝的進(jìn)步使：FPGA走到了技術(shù)的前沿，F(xiàn)PGA在開發(fā)工作中的地位從膠合邏輯的配角上升到數(shù)字系統(tǒng)的核心處理器件。美國(guó)Xilinx公司是全球領(lǐng)先的可編程邏輯器件（PLD）及完整解決方案的供應(yīng)商，提供了類型多樣、功能強(qiáng)大的FPGA器件，以及軟件設(shè)計(jì)工具和豐富的IP核。這些都為工業(yè)界和學(xué)術(shù)界提供了優(yōu)秀的開發(fā)和應(yīng)用平臺(tái)。FPGA的應(yīng)用非常廣泛，涉及無線通信、多媒體處理、汽車和消費(fèi)電子、國(guó)防和宇航工業(yè)等諸多領(lǐng)域?！　ilinx公司致力于為全球范圍的用戶提供先進(jìn)的芯片和設(shè)計(jì)理念，同時(shí)也非常關(guān)注高校師生的創(chuàng)新活動(dòng)。Xilinx在中國(guó)多所高校成立了聯(lián)合實(shí)驗(yàn)室，幫助在校老師和學(xué)生掌握。FPGA的開發(fā)流程和設(shè)計(jì)方法。今天的年輕學(xué)習(xí)者，未來將可能成為專業(yè)的開發(fā)工程師。他們現(xiàn)在打好基礎(chǔ)，掌握了學(xué)習(xí)和跟蹤技術(shù)發(fā)展前沿的能力，對(duì)我國(guó)未來可編程邏輯器件產(chǎn)業(yè)的發(fā)展將起到積極的推動(dòng)作用?！　∧壳?，Xilinx最新的開發(fā)軟件為ISE Design Suite 10．1版本，這個(gè)版本首次統(tǒng)一了邏輯、DSP和嵌入式等不同設(shè)計(jì)領(lǐng)域，能夠?yàn)橛脩籼峁└叩脑O(shè)計(jì)效率。為了讓讀者更好地學(xué)習(xí)這個(gè)軟件，我向讀者推薦人民郵電出版社出版的（（Xilinx ISE Design Suite 10．x FPGA開發(fā)指南——邏輯設(shè)計(jì)篇》和《Xilinx ISE Design Suite 10．x：FPGA開發(fā)指南——DSP、嵌入式與高速傳輸篇》。這兩本書詳細(xì)講解了Xilinx ISE Design Suite 10．1軟件的操作方法和它在邏輯設(shè)計(jì)、DSP開發(fā)、嵌入式設(shè)計(jì)和高速傳輸領(lǐng)域的應(yīng)用。希望這兩本書能讓更多的FPGA學(xué)習(xí)者深入了解并掌握基于ISE Design Suite設(shè)計(jì)的基本原理和方法，并促進(jìn)FPGA技術(shù)在我國(guó)的普及和推廣。

內(nèi)容概要

　　本書以Xilinx FPGA的數(shù)字信號(hào)處理、嵌入式系統(tǒng)和高速傳輸技術(shù)的開發(fā)為主線，以深入淺出、圖文并茂的方式，較為全面、詳細(xì)地介紹了Xilinx公司的終極開發(fā)套件ISE Design Suite 10.1中DSP、MicroBlaze/PowerPC和MGT的操作方法，并精選了多個(gè)實(shí)例進(jìn)行詳細(xì)講解。本書針對(duì)性強(qiáng)，內(nèi)容結(jié)合了作者多年的開發(fā)經(jīng)驗(yàn)，可滿足實(shí)際工程開發(fā)的需求，具有很高的實(shí)踐指導(dǎo)價(jià)值?！　”緯勺鳛殡娮雍屯ㄐ殴こ處煹膶?shí)際開發(fā)指導(dǎo)用書，也可作為高等院校通信工程、電子工程、計(jì)算機(jī)以及微電子與集成電路等相關(guān)專業(yè)的高年級(jí)本科生和研究生的教材和學(xué)習(xí)參考書。

書籍目錄

第1章　DSP設(shè)計(jì)工具System Generator　  1.1　System Generator概述　    1.1.1　System Generator的主要用途　    1.1.2　System Generator 10.1的安裝與主要特征　    1.1.3　System Generator入門介紹　  1.2　利用System Generator進(jìn)行DSP設(shè)計(jì)　    1.2.1　System Generator的FPGA開發(fā)流程　    1.2.2　系統(tǒng)級(jí)建模詳解　    1.2.3　Sysgen導(dǎo)入另一工程　    1.2.4　可配置子系統(tǒng)的使用　    1.2.5　多時(shí)鐘模塊的Sysgen設(shè)計(jì)　    1.2.6　Sysgen中特殊模塊的使用說明　    1.2.7　高性能FPGA設(shè)計(jì)的注意事項(xiàng)　  1.3　軟硬件協(xié)同設(shè)計(jì)　    1.3.1　3種實(shí)現(xiàn)方法概述　    1.3.2　EDK設(shè)計(jì)中基本概念　    1.3.3　如何使用EDK Processor模塊　    1.3.4　嵌入式設(shè)計(jì)樣例  1.4　硬件協(xié)同仿真　    1.4.1　硬件協(xié)同仿真平臺(tái)的安裝　    1.4.2　硬件協(xié)同仿真的基本操作　    1.4.3　以太網(wǎng)協(xié)同仿真接口的配置　    1.4.4　共享存儲(chǔ)器　    1.4.5　基于幀結(jié)構(gòu)的矢量傳輸　    1.4.6　實(shí)時(shí)信號(hào)處理　  1.5　HDL模塊的導(dǎo)入    1.5.1　可綜合的HDL代碼要求　    1.5.2　Configuration Wizard的配置　    1.5.3　可配置M文件　    1.5.4　HDL協(xié)同仿真　    1.5.5　HDL模塊導(dǎo)入樣例　  1.6　本章小節(jié)第2章　AccelDSP綜合工具　  2.1　AccelDSP概述　    2.1.1　AccelDSP的安裝及參數(shù)設(shè)置　    2.1.2　AccelDSP 10.1新特性　  2.2　可綜合M文件編程規(guī)范　    2.2.1　M文件整體設(shè)計(jì)架構(gòu)　    2.2.2　數(shù)據(jù)類型簡(jiǎn)介　    2.2.3　基本操作符介紹　  2.3　使用AccelDSP進(jìn)行系統(tǒng)設(shè)計(jì)　    2.3.1　AccelDSP的ISE設(shè)計(jì)流程　    2.3.2　創(chuàng)建一個(gè)工程　    2.3.3　定點(diǎn)模型詳解    2.3.4　優(yōu)化硬件架構(gòu)　    2.3.5　硬件接口協(xié)議　    2.3.6　FIR濾波器樣例　  2.4　AccelWare應(yīng)用介紹　    2.4.1　AccelWare基本用法　    2.4.2　AccelWare庫　  2.5　本章小節(jié)　第3章　數(shù)字信號(hào)處理系統(tǒng)開發(fā)實(shí)例　  3.1　實(shí)例介紹　    3.1.1　中頻信號(hào)處理單元結(jié)構(gòu)　    3.1.2　系統(tǒng)設(shè)計(jì)要求　  3.2　System Generator實(shí)現(xiàn)　    3.2.1　設(shè)計(jì)方案　    3.2.2　工程模塊介紹　    3.2.3　實(shí)例仿真驗(yàn)證　  3.3　AccelDSP實(shí)現(xiàn)　    3.3.1　設(shè)計(jì)方案　    3.3.2　AccelDSP實(shí)現(xiàn)詳解　    3.3.3　實(shí)例仿真驗(yàn)證　  3.4　本章小節(jié)　第4章　基于FPGA的可編程嵌入式開發(fā)技術(shù)　  4.1　可配置嵌入式系統(tǒng)(EDK)介紹　    4.1.1　基于FPGA的可編程嵌入式開發(fā)系統(tǒng)　    4.1.2　Xilinx公司的解決方案　    4.1.3　EDK 10.1特征小結(jié)　  4.2　Xilinx嵌入式開發(fā)系統(tǒng)組成介紹　    4.2.1　片內(nèi)微處理器軟核MicroBlaze　    4.2.2　片內(nèi)微處理器PowerPC    4.2.3　常用總線結(jié)構(gòu)　    4.2.4　IP核以及設(shè)備驅(qū)動(dòng)　    4.2.5　系統(tǒng)設(shè)計(jì)方案　  4.3　EDK軟件基本介紹　    4.3.1　EDK的介紹與安裝　    4.3.2　EDK設(shè)計(jì)的實(shí)現(xiàn)流程　    4.3.3　EDK的文件管理架構(gòu)　  4.4　XPS軟件的基本操作    4.4.1　XPS的啟動(dòng)　    4.4.2　利用BSB創(chuàng)建新工程　    4.4.3　XPS的用戶界面　    4.4.4　XPS的目錄結(jié)構(gòu)與硬件平臺(tái)　    4.4.5　在XPS中加入IP Core　    4.4.6　在XPS中定制用戶設(shè)備的IP　    4.4.7　IP外設(shè)的API函數(shù)查閱和使用方法　  4.5　XPS軟件的高級(jí)操作    4.5.1　XPS的軟件輸入　    4.5.2　XPS中的設(shè)計(jì)仿真　    4.5.3　將EDK設(shè)計(jì)作為ISE設(shè)計(jì)的子系統(tǒng)　    4.5.4　XPS工程的實(shí)現(xiàn)和下載　    4.5.5　在線調(diào)試工具　    4.5.6　XPS中ChipScope的使用　  4.6　SDK軟件的操作說明　    4.6.1　SDK的用戶界面　    4.6.2　SDK的基本操作　    4.6.3　SDK的調(diào)試與運(yùn)行操作　  4.7　嵌入式操作系統(tǒng)Xilkernel　    4.7.1　嵌入式操作系統(tǒng)的基本知識(shí)　    4.7.2　Xilkernel操作系統(tǒng)　    4.7.3　可加載庫的說明　    4.7.4　Xilkernel的開發(fā)流程　  4.8　本章小結(jié)　第5章　以太網(wǎng)接口的FPGA實(shí)現(xiàn)　  5.1　以太網(wǎng)技術(shù)基礎(chǔ)　    5.1.1　以太網(wǎng)技術(shù)簡(jiǎn)介　    5.1.2　TCP/IP　    5.1.3　因特網(wǎng)的結(jié)構(gòu)和路由　    5.1.4　因特網(wǎng)地址以及地址映射　  5.2　以太網(wǎng)接口的硬件設(shè)計(jì)方案　    5.2.1　整體實(shí)施方案　    5.2.2　硬件接口描述　  5.3　以太網(wǎng)接口的MicroBlaze實(shí)現(xiàn)　    5.3.1　DM9000的軟、硬件驅(qū)動(dòng)　    5.3.2　基于MicroBlaze完成以太網(wǎng)接口的開發(fā)　  5.4　本章小結(jié)　第6章　基于FPGA的高速數(shù)據(jù)連接技術(shù)　  6.1　高速數(shù)據(jù)連接功能簡(jiǎn)介　    6.1.1　高速數(shù)據(jù)傳輸?shù)谋尘啊?   6.1.2　Xilinx公司高速連接功能的解決方案　  6.2　實(shí)現(xiàn)吉比特高速串行I/O的相關(guān)技術(shù)　    6.2.1　吉比特高速串行I/O的特點(diǎn)和應(yīng)用　    6.2.2　吉比特高速串行I/O系統(tǒng)的組成　    6.2.3　吉比特高速串行I/O的設(shè)計(jì)要點(diǎn)　  6.3　Rocket I/O高速串行組件    6.3.1　Rocket I/O技術(shù)簡(jiǎn)介　    6.3.2　Aurora協(xié)議　    6.3.3　Virtex 2 Pro系列Rocket I/O硬核模塊　    6.3.4　Virtex 5系列Rocket I/O GTP硬核模塊　  6.4　本章小結(jié)　第7章　Rocket I/O的開發(fā)實(shí)例　  7.1　Rocket I/O GTP入門操作實(shí)例　  7.2　PCI Express端點(diǎn)接口設(shè)計(jì)　    7.2.1　PCI Express技術(shù)綜述　    7.2.2　Xilinx PCI Express端點(diǎn)模塊　    7.2.3　PCI Express端點(diǎn)接口示例解讀　  7.3　本章小結(jié)　參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    Xilinx ISE Design Suite 10.x FPGA開發(fā)指南 PDF格式下載

---