Xilinx ISE Design Suite 10.x FPGA開發(fā)指南

前言

　　近10年來，F(xiàn)PGA行業(yè)獲得了突飛猛進(jìn)的發(fā)展，門數(shù)量的增加和生產(chǎn)工藝的進(jìn)步使FPGA走到了技術(shù)的前沿，F(xiàn)PGA在開發(fā)工作中的地位從膠合邏輯的配角上升到數(shù)字系統(tǒng)的核心處理器件。美國Xilinx公司是全球領(lǐng)先的可編程邏輯器件（PLD）及完整解決方案的供應(yīng)商，提供了類型多樣、功能強(qiáng)大的FPGA器件，以及軟件設(shè)計(jì)工具和豐富的IP核。這些都為工業(yè)界和學(xué)術(shù)界提供了優(yōu)秀的開發(fā)和應(yīng)用平臺(tái)。FPGA的應(yīng)用非常廣泛，涉及無線通信、多媒體處理、汽車和消費(fèi)電子、國防和宇航工業(yè)等諸多領(lǐng)域。Xilinx公司致力于為全球范圍的用戶提供先進(jìn)的芯片和設(shè)計(jì)理念，同時(shí)也非常關(guān)注高校師生的創(chuàng)新活動(dòng)。Xilinx在中國多所高校成立了聯(lián)合實(shí)驗(yàn)室，幫助在校老師和學(xué)生掌握：FPGA的開發(fā)流程和設(shè)計(jì)方法。今天的年輕學(xué)習(xí)者，未來將可能成為專業(yè)的開發(fā)工程師。他們現(xiàn)在打好基礎(chǔ)，掌握了學(xué)習(xí)和跟蹤技術(shù)發(fā)展前沿的能力，對我國未來可編程邏輯器件產(chǎn)業(yè)的發(fā)展將起到積極的推動(dòng)作用。目前，Xilinx最新的開發(fā)軟件為ISE Design Suite 10．1版本，這個(gè)版本首次統(tǒng)一了邏輯、DSP和嵌入式等不同設(shè)計(jì)領(lǐng)域，能夠?yàn)橛脩籼峁└叩脑O(shè)計(jì)效率。為了讓讀者更好地學(xué)習(xí)這個(gè)軟件，我向讀者推薦人民郵電出版社出版的《Xilinx ISE：Design Suite 10．x FPGA開發(fā)指南——邏輯設(shè)計(jì)篇》和《Xilinx ISE Design Suite 10．x FPGA開發(fā)指南——DSP、嵌入式與高速傳輸篇》。這兩本書詳細(xì)講解了Xilinx ISE Design Suite 10．1軟件的操作方法和它在邏輯設(shè)計(jì)、DSP開發(fā)、嵌入式設(shè)計(jì)和高速傳輸領(lǐng)域的應(yīng)用。希望這兩本書能讓更多的FPGA學(xué)習(xí)者深入了解并掌握基于ISE Design Suite設(shè)計(jì)的基本原理和方法，并促進(jìn)FPGA技術(shù)在我國的普及和推廣。

內(nèi)容概要

　　本書以Xilinx FPGA邏輯開發(fā)流程為主線，以淺入深出、圖文并茂的方式，全面、詳細(xì)地介紹了Xilinx公司的終極開發(fā)套件ISE Design Suite 10.1中邏輯開發(fā)的操作方法，并精選了多個(gè)實(shí)際開發(fā)案例進(jìn)行深入講解。書中內(nèi)容結(jié)合了作者多年的實(shí)際開發(fā)經(jīng)驗(yàn)，具有很高的實(shí)踐指導(dǎo)價(jià)值?！　”緯槍π暂^強(qiáng)，可滿足實(shí)際工程開發(fā)的需求。本書可作為電子和通信工程師的實(shí)用工具書，還可作為高等院校通信工程、電子工程、計(jì)算機(jī)以及微電子與集成電路等相關(guān)專業(yè)的高年級本科生以及研究生的教材和學(xué)習(xí)參考書。

書籍目錄

第1章　FPGA開發(fā)基礎(chǔ)知識1.1　可編程邏輯器件基礎(chǔ)1.1.1　可編程邏輯器件概述1.1.2　可編程邏輯器件的發(fā)展歷史1.1.3　可編程邏輯器件開發(fā)工具1.2　FPGA器件的基礎(chǔ)知識1.2.1　FPGA芯片的基本工作原理1.2.2　Xilinx FPGA的基本架構(gòu)1.2.3　典型的FPGA開發(fā)流程1.2.4　基于FPGA的SoC設(shè)計(jì)方法1.2.5　FPGA芯片與設(shè)計(jì)的性能指標(biāo)1.3　本章小結(jié)第2章　Xilinx FPGA資源簡介2.1　Xilinx最新FPGA2.1.1　高端平臺(tái)Virtex 5系列2.1.2　中低端平臺(tái)Spartan 3E系列2.2　Xilinx主流芯片介紹2.2.1　Xilinx FPGA芯片介紹2.2.2　Xilinx PROM芯片介紹2.2.3　Xilinx芯片的選型2.3　Xilinx FPGA的開發(fā)資源2.3.1　Xilinx FPGA在通信領(lǐng)域中的解決方案2.3.2　Xilinx FPGA在汽車電子領(lǐng)域中的解決方案2.3.3　Xilinx FPGA在工業(yè)/科學(xué)/醫(yī)療領(lǐng)域中的解決方案2.3.4　Xilinx FPGA在宇航和國防領(lǐng)域中的解決方案2.3.5　Xilinx FPGA在其他領(lǐng)域中的解決方案2.4　Xilinx FPGA的電子文檔資源2.4.1　Xilinx官方文檔分類2.4.2　ISE軟件自帶文檔2.4.3　Xilinx 電子文檔資源的搜索技巧2.4.4　FPGA設(shè)計(jì)人員的進(jìn)階路線2.5　Xilinx FPGA芯片管腳解讀2.5.1　FPGA芯片的封裝形式2.5.2　FPGA芯片的管腳介紹2.5.3　FPGA芯片管腳的分配策略2.6　本章小結(jié)第3章　新一代開發(fā)工具 ISE Design Suite 10.13.1　ISE Design Suite 10.1簡介3.1.1　ISE Design Suite 10.1綜述3.1.2　ISE Design Suite 10.1的創(chuàng)新特性3.2　ISE Design Suite 10.1主要組件3.2.1　ISE Foundation3.2.2　EDK開發(fā)工具3.2.3　DSP工具3.2.4　ChipScope Pro3.2.5　PlanAhead3.3　本章小結(jié)第4章　ISE Foundation基本組件4.1　ISE Foundation的介紹與安裝4.1.1　ISE Foundation簡要介紹4.1.2　ISE軟件的安裝4.1.3　ISE軟件的基本操作4.1.4　ISE軟件的開發(fā)操作流程4.2　基于ISE的工程建立與設(shè)計(jì)輸入4.2.1　新建工程4.2.2　HDL代碼輸入4.2.3　狀態(tài)機(jī)的輸入與驗(yàn)證4.2.4　原理圖輸入法4.2.5　代碼模板的使用4.2.6　Xilinx IP Core的使用4.3　基于ISE的仿真4.3.1　基于波形測試法的仿真4.3.2　基于HDL測試代碼的仿真4.4　基于ISE的綜合與實(shí)現(xiàn)4.4.1　基于Xilinx XST的綜合4.4.2　基于ISE的實(shí)現(xiàn)4.4.3　基于目標(biāo)和用戶策略的設(shè)計(jì)方法4.4.4　基于SmartXplorer/Xplorer 的實(shí)現(xiàn)技術(shù)4.4.5　基于SmartCompile的設(shè)計(jì)保存技術(shù)4.5　用戶約束文件4.5.1　約束文件的基本知識4.5.2　UCF文件的語法說明4.5.3　管腳和區(qū)域約束語法4.5.4　時(shí)序約束語法4.6　管腳和區(qū)域約束工具Floorplan Editor4.6.1　Floorplan Editor功能簡介4.6.2　利用PACE完成管腳分配4.6.3　使用Floorplan Editor完成管腳分配和區(qū)域約束4.6.4　Floorplan Editor的其他功能4.7　時(shí)序約束工具Constraints Editor4.7.1　Constraints Editor功能簡介4.7.2　利用Constraints Editor添加時(shí)序約束4.7.3　利用Constraints Editor添加分組約束4.7.4　利用Constraints Editor添加專用約束4.8　基于ISE的器件配置4.8.1　FPGA配置電路4.8.2　iMPACT參數(shù)設(shè)置4.8.3　配置FPGA器件4.8.4　配置PROM器件4.9　本章小結(jié)第5章　ISE Foundation高級組件5.1　在線邏輯分析儀ChipScope Pro5.1.1　ChipScope Pro工具簡介5.1.2　ChipScope Core Generator使用說明5.1.3　ChipScope Core Inserter使用說明5.1.4　ChipScope Core Analyzer使用說明5.1.5　ChipScope Pro Serial I/O Toolkit使用說明5.1.6　ChipScope Pro應(yīng)用實(shí)例5.2　平面布局規(guī)劃器PlanAhead5.2.1　PlanAhead 10.1的安裝及新特性5.2.2　PlanAhead設(shè)計(jì)流程5.2.3　利用PinAhead進(jìn)行I/O引腳規(guī)劃5.2.4　使用ExploreAhead優(yōu)化實(shí)現(xiàn)結(jié)果5.3　時(shí)序分析器Timing Analyzer5.3.1　時(shí)序分析基礎(chǔ)5.3.2　Xilinx FPGA中的時(shí)鐘資源5.3.3　ISE時(shí)序分析器的軟件操作5.3.4　Timing Analyzer應(yīng)用實(shí)例5.4　布局規(guī)劃器Floorplanner5.4.1　Floorplanner簡介5.4.2　Floorplanner軟件操作5.4.3　Floorplanner應(yīng)用實(shí)例5.5　底層編輯器FPGA Editor5.5.1　FPGA Editor簡介5.5.2　FPGA Editor軟件操作5.5.3　FPGA Editor應(yīng)用實(shí)例5.6　功耗分析工具XPower5.6.1　功耗分析簡介5.6.2　XPower估計(jì)器5.6.3　XPower分析器5.6.4　低功耗設(shè)計(jì)技術(shù)5.6.5　XPower分析器應(yīng)用實(shí)例5.7　本章小結(jié)第6章　ISE與第三方軟件6.1　ModelSim仿真軟件的使用6.1.1　ModelSim仿真軟件的安裝6.1.2　在ModelSim中指定Xilinx的仿真庫6.1.3　ModelSim的基本操作6.1.4　ModelSim的高級操作6.2　綜合工具Synplify Pro6.2.1　Synplify Pro綜合軟件的安裝6.2.2　Synplify Pro的使用6.3　ISE與MATLAB的聯(lián)合使用6.3.1　利用MATLAB輔助FPGA的邏輯設(shè)計(jì)6.3.2　利用MATLAB完成DSP系統(tǒng)開發(fā)6.3.3　利用MATLAB自動(dòng)生成濾波器代碼6.4　本章小結(jié)第7章　FPGA底層單元與邏輯開發(fā)實(shí)例7.1　FPGA底層單元開發(fā)7.1.1　Xilinx全局時(shí)鐘網(wǎng)絡(luò)的使用7.1.2　DCM模塊的使用7.1.3　Xilinx內(nèi)嵌塊存儲(chǔ)器的使用7.1.4　硬核乘加器DSP48的使用7.2　FPGA常用IP Core使用實(shí)例7.2.1　Cordic算法IP Core的使用7.2.2　FFT算法IP Core的使用7.2.3　FIR濾波器IP Core的使用7.3　開發(fā)實(shí)例-LMS算法的Verilog實(shí)現(xiàn)7.3.1　LMS算法的原理7.3.2　LMS算法的MATLAB實(shí)現(xiàn)7.3.3　LMS算法的FPGA實(shí)現(xiàn)7.3.4　LMS算法的軟件調(diào)試7.4　本章小結(jié)附錄　Verilog HDL語言基礎(chǔ)參考文獻(xiàn)

章節(jié)摘錄

　　第3章 新一代開發(fā)T具FPGA開發(fā)完全依賴于EDA軟件，因此優(yōu)秀的開發(fā)軟件是FPGA設(shè)計(jì)的重要保證。目前，F(xiàn)PGA器件的邏輯門和生產(chǎn)工藝都走到了半導(dǎo)體行業(yè)的技術(shù)前沿，隨著生產(chǎn)工藝的改進(jìn)，價(jià)格也已具備相當(dāng)?shù)母偁幜?，完全滿足高性能、大批量產(chǎn)品設(shè)計(jì)的需求，使得FPGA的設(shè)計(jì)已經(jīng)與固定架構(gòu)芯片的設(shè)計(jì)變得同樣復(fù)雜，因此FPGA設(shè)計(jì)工具也必須跟上器件的發(fā)展，滿足不同設(shè)計(jì)場合的需求，提升設(shè)計(jì)人員的生產(chǎn)力。面對如此多的需求，Xilinx推出了新一代的整體設(shè)計(jì)工具套件：ISE Design Suite 10．1來迎合FPGA芯片的改變，并進(jìn)一步促進(jìn)FPGA器件迅速地從預(yù)案性設(shè)計(jì)平臺(tái)直接跨入產(chǎn)品生產(chǎn)領(lǐng)域，涵蓋邏輯設(shè)計(jì)、DSP處理以及嵌入式應(yīng)用3大方面，使得FPGA成為通信、汽車、計(jì)算機(jī)、醫(yī)療、消費(fèi)電子等要求苛刻且價(jià)格敏感領(lǐng)域的首選方案。3．1 ISE Design Suite 10．1簡介3．1．1 ISE Design SuIte 10．1綜述目前，F(xiàn)PGA設(shè)計(jì)人員希望設(shè)計(jì)工具不僅支持先進(jìn)的生產(chǎn)工藝（65nm），還要同時(shí)提供更好的工具性能、更高的效率和更豐富的功能，更快實(shí)現(xiàn)設(shè)計(jì)時(shí)序收斂和設(shè)計(jì)反復(fù)，快速解決時(shí)序以及低功耗等問題。此外，由于工程浩大，必須通過團(tuán)隊(duì)合作來完成設(shè)計(jì)，因此要求設(shè)計(jì)工具滿足團(tuán)隊(duì)設(shè)計(jì)所有要求，通過一個(gè)集成常見應(yīng)用環(huán)境的工具來提高團(tuán)隊(duì)成產(chǎn)力，并通過片上系統(tǒng)FPGA促進(jìn)真正的系統(tǒng)級解決方案。鑒于此，Xilinx推出了新一代ISE DesignSuite 10．1版設(shè)計(jì)套件，從正面解決FPGA設(shè)計(jì)師所面臨的嚴(yán)峻挑戰(zhàn)，并且第一次提供了一個(gè)統(tǒng)一的邏輯、DSP以及嵌入式應(yīng)用設(shè)計(jì)人員需要的解決方案。ISE Design Suite 10．1為設(shè)計(jì)的每一步提供了直觀的生產(chǎn)力增強(qiáng)工具，覆蓋從系統(tǒng)設(shè)計(jì)探索、軟件開發(fā)和基于HDL硬件語言設(shè)計(jì)，直到驗(yàn)證、調(diào)試和PCB設(shè)計(jì)集成的全部設(shè)計(jì)流程。3．1．2　ISE DeSign Suite 10．1的創(chuàng)新特性在過去的幾年內(nèi)，ISE設(shè)計(jì)工具一直被用戶評為業(yè)界最佳解決方案，ISE Design Suite 10．1繼承了ISE以前版本的全部優(yōu)點(diǎn)；此外，它還具備以下8個(gè)創(chuàng)新特點(diǎn)，為大規(guī)模、復(fù)雜FPGA設(shè)計(jì)提供更高的性能和更高的生產(chǎn)力。

編輯推薦

　　《Xilinx ISE Design Suite 10.x FPGA開發(fā)指南：邏輯設(shè)計(jì)篇》針對性較強(qiáng)，可滿足實(shí)際工程開發(fā)的需求?！禭ilinx ISE Design Suite10.x FPGA開發(fā)指南：邏輯設(shè)計(jì)篇》可作為電子和通信工程師的實(shí)用工具書，還可作為高等院校通信工程、電子工程、計(jì)算機(jī)以及微電子與集成電路等相關(guān)專業(yè)的高年級本科生以及研究生的教材和學(xué)習(xí)參考書。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    Xilinx ISE Design Suite 10.x FPGA開發(fā)指南 PDF格式下載

---