EDA 技術(shù)與 PLD 設(shè)計(jì)

內(nèi)容概要

本書根據(jù)電子類課程課堂教學(xué)和實(shí)驗(yàn)要求，以提高學(xué)生的實(shí)踐動(dòng)手能力和工程設(shè)計(jì)能力為目的，對EDA技術(shù)和PLD設(shè)計(jì)的相關(guān)知識進(jìn)行了系統(tǒng)和全面的介紹。本書內(nèi)容新穎，技術(shù)先進(jìn)，由淺入深，既有關(guān)于EDA技術(shù)、大規(guī)模可編程邏輯器件和VHDL硬件描述語言的系統(tǒng)介紹，又有豐富的設(shè)計(jì)應(yīng)用實(shí)例。    本書可作為高等院校電子、通信、雷達(dá)、計(jì)算機(jī)應(yīng)用、工業(yè)自動(dòng)化、儀器儀表、信號與信息處理等學(xué)科本科生或研究生的EDA技術(shù)或數(shù)字系統(tǒng)設(shè)計(jì)課程的教材和實(shí)驗(yàn)指導(dǎo)書，也可作為相關(guān)科研人員的技術(shù)參考書。

書籍目錄

第1章　EDA技術(shù)概述  1.1　EDA技術(shù)及其發(fā)展概況  1.2　EDA技術(shù)的基本特征和設(shè)計(jì)工具    1.2.1　EDA技術(shù)的基本特征    1.2.2　EDA設(shè)計(jì)工具    1.2.3　EDA技術(shù)的優(yōu)勢  1.3　EDA技術(shù)的實(shí)現(xiàn)目標(biāo)和設(shè)計(jì)流程    1.3.1　EDA技術(shù)的實(shí)現(xiàn)目標(biāo)    1.3.2　EDA設(shè)計(jì)主要流程    1.3.3　數(shù)字集成電路的設(shè)計(jì)流程    1.3.4　模擬集成電路的設(shè)計(jì)流程  1.4　硬件描述語言    1.4.1　VHDL    1.4.2　Verilog HDL    1.4.3　ABEL-HDL    1.4.4　Verilog HDL和VHDL的比較  1.5　EDA技術(shù)與ASIC設(shè)計(jì)    1.5.1　ASIC的特點(diǎn)與分類    1.5.2　ASIC的設(shè)計(jì)方法    1.5.3　IP核復(fù)用技術(shù)與SOC設(shè)計(jì)  1.6　EDA技術(shù)的發(fā)展趨勢  習(xí)題第2章　可編程邏輯器件基礎(chǔ)  2.1　概述    2.1.1　可編程邏輯器件發(fā)展歷程    2.1.2　可編程邏輯器件分類    2.1.3　可編程邏輯器件的優(yōu)勢  2.2　PLD器件的基本結(jié)構(gòu)    2.2.1　基本結(jié)構(gòu)    2.2.2　電路符號    2.2.3　PROM    2.2.4　PLA    2.2.5　PAL    2.2.6　GAL  2.3　CPLD/FPGA的結(jié)構(gòu)特點(diǎn)    2.3.1　Lattice公司的CPLD/FPGA    2.3.2　Xilinx公司的CPLD/FPGA    2.3.3　Altera和Actel公司的CPLD/FPGA  2.4　可編程邏輯器件的基本資源    2.4.1　功能單元    2.4.2　輸入-輸出焊盤    2.4.3　布線資源    2.4.4　片內(nèi)RAM  2.5　可編程邏輯器件的編程元件    2.5.1　熔絲型開關(guān)    2.5.2　反熔絲型開關(guān)    2.5.3　浮柵編程元件    2.5.4　基于SRAM的編程元件  2.6　可編程邏輯器件的設(shè)計(jì)與開發(fā)    2.6.1　CPLD/FPGA設(shè)計(jì)流程    2.6.2　CPLD/FPGA開發(fā)工具  2.7　可編程邏輯器件的測試技術(shù)    2.7.1　邊界掃描測試法概述    2.7.2　JTAG邊界掃描寄存器    2.7.3　JTAG BST的操作控制  習(xí)題第3章　Altera的CPLD/FPGA  3.1　概述  3.2　Altera的CPLD結(jié)構(gòu)特點(diǎn)  3.3　Altera的FPGA結(jié)構(gòu)特點(diǎn)    3.3.1　ACEX 1K器件的結(jié)構(gòu)    3.3.2　APEX 20K/20KE器件的結(jié)構(gòu)  3.4　Altera的CPLD/FPGA的配置    3.4.1　ByteBlaster及其使用    3.4.2　CPLD器件的配置    3.4.3　FPGA器件的配置  習(xí)題第4章　原理圖輸入設(shè)計(jì)方式  4.1　原理圖設(shè)計(jì)的流程   ……第5章　HDL輸入設(shè)計(jì)方式第6章　VHDL語言初步第7章　VHDL數(shù)字系統(tǒng)設(shè)計(jì)方法及舉例第8章　VHDL在通信系統(tǒng)中的應(yīng)用實(shí)例附錄　EDA實(shí)驗(yàn)系統(tǒng)簡介參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    EDA 技術(shù)與 PLD 設(shè)計(jì) PDF格式下載

---