數(shù)字電路與邏輯設(shè)計

內(nèi)容概要

　　《21世紀高等院校規(guī)劃教材：數(shù)字電路與邏輯設(shè)計》主要介紹數(shù)字 電子與邏輯設(shè)計的基礎(chǔ)知識。主要內(nèi)容有數(shù)字邏輯基礎(chǔ)、組合邏輯電路、時 序邏輯電路、脈沖產(chǎn)生電路、數(shù)/模和模/數(shù)轉(zhuǎn)換器，用Verilog HDL語言設(shè) 計頻率計的實例、門電路簡介。 《21世紀高等院校規(guī)劃教材：數(shù)字電路與邏輯設(shè)計》除了介紹上述內(nèi)容，在附錄部分還介紹了如何 利用Multisim軟件和MATLAB軟件的仿真功能實現(xiàn)數(shù)字電路的仿真，并詳細介 紹了如何利用Quartus II軟件進行簡單數(shù)字系統(tǒng)的編輯和時序仿真的方法， 以幫助學(xué)生掌握EDA的基本概念和技術(shù)。 《21世紀高等院校規(guī)劃教材：數(shù)字電路與邏輯設(shè)計》適合作為電氣信息類各專業(yè)本科生學(xué)習(xí)數(shù)字電 路與邏輯設(shè)計課程的教材。

書籍目錄

第1章　數(shù)字邏輯基礎(chǔ)1.1　概述1.1.1　數(shù)字電路與邏輯設(shè)計課程所研究的問題1.1.2　數(shù)制1.1.3　數(shù)制的轉(zhuǎn)換1.1.4　碼制1.1.5　數(shù)值信息在數(shù)字系統(tǒng)中的表示1.1.6　實數(shù)在數(shù)字系統(tǒng)中的表示1.1.7　算術(shù)運算1.2　邏輯代數(shù)基礎(chǔ)1.2.1　邏輯“與”關(guān)系1.2.2　邏輯“或”關(guān)系1.2.3　邏輯“非”關(guān)系1.2.4　邏輯運算的復(fù)合關(guān)系1.2.5　正邏輯和負邏輯1.3　邏輯代數(shù)的基本關(guān)系式和常用公式1.3.1　邏輯代數(shù)的基本關(guān)系式1.3.2　基本定律1.3.3　常用的公式1.3.4　基本定理1.4　邏輯函數(shù)的表示方法1.4.1　邏輯函數(shù)的表示方法1.4.2　邏輯函數(shù)的真值表表示法1.4.3　邏輯函數(shù)式1.4.4　邏輯圖1.4.5　工作波形圖1.5　邏輯函數(shù)式的化簡1.5.1　公式化簡法1.5.2　邏輯函數(shù)的卡諾圖化簡法1.5.3　具有無關(guān)項的邏輯函數(shù)的化簡1.6　研究邏輯函數(shù)的兩類問題1.6.1　給定系統(tǒng)分析功能1.6.2　給定邏輯問題設(shè)計系統(tǒng)1.7　用Verlog HDL語言實現(xiàn)三態(tài)門的方法小結(jié)習(xí)題和思考題第2章　組合邏輯基礎(chǔ)2.1　概述2.1.1　組合邏輯電路的特點2.1.2　組合邏輯電路的分析和綜合方法2.2　常用的組合邏輯電路2.2.1　編碼器2.2.2　優(yōu)先編碼器2.2.3　譯碼器2.2.4　顯示譯碼器2.2.5　數(shù)據(jù)選擇器2.2.6　加法器2.2.7　數(shù)值比較器2.2.8　只讀存儲器（ROM）2.2.9　可編程邏輯器件（PLD）2.3　綜合例題2.4　組合邏輯電路中的競爭-冒險現(xiàn)象2.4.1　競爭-冒險現(xiàn)象2.4.2　競爭-冒險現(xiàn)象的判斷方法小結(jié)習(xí)題和思考題第3章　時序邏輯電路3.1　概述3.2　觸發(fā)器的電路結(jié)構(gòu)和動作特點3.2.1　基本RS觸發(fā)器的電路結(jié)構(gòu)和動作特點3.2.2　同步RS觸發(fā)器的電路結(jié)構(gòu)和動作特點3.2.3　主從RS觸發(fā)器的電路結(jié)構(gòu)和動作特點3.2.4　由COMS傳輸門組成的邊沿觸發(fā)器3.3　觸發(fā)器邏輯功能的描述方法3.3.1　RS觸發(fā)器3.3.2　D觸發(fā)器3.3.3　JK觸發(fā)器3.3.4　T觸發(fā)器3.3.5　觸發(fā)器邏輯功能的轉(zhuǎn)換3.4　時序邏輯電路的分析方法3.5　常用的時序邏輯電路3.5.1　寄存器和移位寄存器3.5.2　隨機存取存儲器3.5.3　同步計數(shù)器3.5.4　移位寄存器型計數(shù)器和順序脈沖發(fā)生器3.5.5　序列信號發(fā)生器3.6　時序邏輯電路分析設(shè)計綜合例題小結(jié)習(xí)題和思考題第4章　脈沖產(chǎn)生電路，數(shù)/模和模/數(shù)轉(zhuǎn)換器4.1　方波信號發(fā)生器4.1.1　石英晶體振蕩器4.1.2　555定時器的應(yīng)用4.1.3　用555定時器組成施密特電路4.1.4　用555定時器組成單穩(wěn)態(tài)電路4.1.5　用555定時器組成多諧振蕩器4.2　模/數(shù)、數(shù)/模轉(zhuǎn)換器概述4.2.1　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器4.2.2　A/D轉(zhuǎn)換器的基本組成4.2.3　直接A/D轉(zhuǎn)換器4.3　A/D和D/A轉(zhuǎn)換器的使用參數(shù)4.3.1　A/D和D/A轉(zhuǎn)換器的轉(zhuǎn)換精度4.3.2　A/D和D/A轉(zhuǎn)換器的轉(zhuǎn)換速度小結(jié)習(xí)題和思考題第5章　用Verilog HDL語言設(shè)計頻率計的實例5.1　數(shù)字系統(tǒng)的層次化結(jié)構(gòu)設(shè)計5.2　兩位十進制數(shù)字頻率計的層次結(jié)構(gòu)框圖5.2.1　在QuartusⅡ中實現(xiàn)計數(shù)器的電路5.2.2　在QuartusⅡ中實現(xiàn)測頻時序控制電路的設(shè)計5.2.3　頻率計顯示譯碼器電路的設(shè)計5.2.4　頻率計頂層電路的設(shè)計5.2.5　將設(shè)計文件下載到芯片上的方法第6章　門電路簡介6.1　概述6.2　TTL集成門電路6.2.1　TTL門電路的組成及工作原理6.2.2　TTL門電路的輸入特性曲線和輸出特性曲線6.2.3　集電極開路的門電路（OC門）6.2.4　三態(tài)門電路（TS門）6.3　COMS門電路6.3.1　CMOS反相器電路的組成和工作原理6.3.2　CMOS與非門電路的組成和工作原理6.3.3　CMOS或非門電路的組成和工作原理6.3.4　CMOS傳輸門電路的組成和工作原理6.4　集成電路使用知識簡介6.4.1　集成門電路的主要技術(shù)指標6.4.2　多余輸入腳的處理6.4.3　TTL與CMOS的接口電路小結(jié)習(xí)題和思考題附錄A　期末練習(xí)題附錄B　Multisim軟件在數(shù)字電路中的應(yīng)用附錄C　用MATLAB的Simulink環(huán)境實現(xiàn)數(shù)字邏輯電路的仿真附錄D　EDA技術(shù)在數(shù)字電路設(shè)計中的應(yīng)用

編輯推薦

　　《21世紀高等院校規(guī)劃教材：數(shù)字電路與邏輯設(shè)計》共分6章，內(nèi)容包括：數(shù)字邏輯基礎(chǔ)，組合邏輯基礎(chǔ)，時序邏輯電路，脈沖產(chǎn)生電路，數(shù)/模和模/數(shù)轉(zhuǎn)換器，用Verilog HDL語言設(shè)計頻率計的實例，門電路簡介。本書適合作為電氣信息類各專業(yè)本科生學(xué)習(xí)數(shù)字電路與邏輯設(shè)計課程的教材。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設(shè)計 PDF格式下載

---