數(shù)字電路與邏輯設計基礎

內(nèi)容概要

　　《高等院校電氣信息類規(guī)劃教材：數(shù)字電路與邏輯設計基礎》的編寫以集成電路為主，把數(shù)字電路分析和設計的重點移到中規(guī)模集成電路中講解；注重理論與應用的結合，給出常用集成芯片的邏輯圖和引腳分布，強調(diào)通過外特性來學習集成電路；提出通過功能框圖分析和設計較大規(guī)模數(shù)字電路，并引入數(shù)字系統(tǒng)概念；適當引入了新概念、新器件和新技術，介紹了新的數(shù)字電路硬件描述語言VHDL和EWB電子仿真軟件。

書籍目錄

第1章 數(shù)字邏輯基礎1.1 數(shù)字技術1.1.1 數(shù)字技術的發(fā)展概況1.1.2 數(shù)字信號與數(shù)字電路1.2 數(shù)制與碼制1.2.1 數(shù)制1.2.2 碼制1.2.3 算術運算和邏輯運算1.3 邏輯代數(shù)及其基本邏輯運算1.3.1 基本邏輯運算1.3.2 其他常用復合邏輯運算1.4 邏輯函數(shù)及其表示方法1.4.1 邏輯函數(shù)的建立1.4.2 邏輯函數(shù)的表示方法及其相互轉換1.5 邏輯代數(shù)的基本公式和常用公式1.5.1 邏輯代數(shù)的基本公式1.5.2 邏輯代數(shù)的常用公式1.6 邏輯代數(shù)的基本定理1.6.1 代入定理1.6.2 對偶定理1.6.3 反演定理1.7 邏輯函數(shù)的變換與公式化簡法1.7.1 邏輯函數(shù)表達式的變換1.7.2 邏輯函數(shù)的公式化簡法1.8 邏輯函數(shù)的卡諾圖1.8.1 邏輯函數(shù)的標準形式——最小項1.8.2 邏輯函數(shù)的卡諾圖表示法1.8.3 邏輯函數(shù)的卡諾圖化簡法1.9 含無關項的邏輯函數(shù)及其卡諾圖化簡小結思考與練習第2章 門電路2.1 門電路概述2.2 半導體二極管和晶體管的開關特性2.2.1 二極管的開關特性2.2.2 晶體管的開關特性2.3 最簡單的與、或、非門電路2.3.1 二極管與門和或門電路2.3.2 晶體管非門電路2.3.3 DTL與非門電路2.4 TTL門電路2.4.1 TTL與非門的電路結構和工作原理2.4.2 TTL與非門的電壓傳輸特性及抗干擾能力2.4.3 TTL與非門的帶負載能力2.4.4 TTL與非門舉例——74002.5 其他類型的雙極型數(shù)字集成電路2.6 TTL集成邏輯門電路系列簡介2.7 CMOS門電路2.7.1 NMOS門電路2.7.2 CMOS非門2.8 其他類型的CMOS門電路2.9 CMOS邏輯門電路的系列及主要參數(shù)2.10 TTL電路與CMOS電路的接口小結思考與練習第3章 組合邏輯電路3.1 組合邏輯電路概述3.2 組合邏輯電路的分析方法和設計方法3.2.1 組合邏輯電路的分析方法3.2.2 組合邏輯電路的設計方法3.3 常用組合邏輯功能器件3.3.1 編碼器3.3.2 譯碼器3.3.3 數(shù)據(jù)選擇器3.3.4 數(shù)值比較器3.3.5 加法器3.4 組合邏輯電路中的競爭冒險3.4.1 競爭冒險現(xiàn)象及產(chǎn)生的原因3.4.2 冒險現(xiàn)象的識別3.4.3 競爭冒險現(xiàn)象消除的方法小結思考與練習第4章 觸發(fā)器4.1 觸發(fā)器概述4.1.1 觸發(fā)器的分類4.1.2 觸發(fā)器邏輯功能的描述4.2 RS觸發(fā)器4.2.1 基本RS觸發(fā)器4.2.2 同步RS觸發(fā)器4.3 TTL時鐘觸發(fā)器4.3.1 主從RS觸發(fā)器4.3.2 主從JK觸發(fā)器4.4 邊沿觸發(fā)器4.4.1 維持-阻塞結構邊沿觸發(fā)器4.4.2 利用傳輸延遲時間的邊沿觸發(fā)器4.4.3 CMOS主從結構的邊沿觸發(fā)器4.5 觸發(fā)器的主要參數(shù)4.5.1 同步RS觸發(fā)器的動態(tài)參數(shù)4.5.2 主從觸發(fā)器的動態(tài)參數(shù)4.5.3 邊沿觸發(fā)器的動態(tài)參數(shù)4.6 不同類型觸發(fā)器之間的轉換小結思考與練習第5章 時序邏輯電路5.1 時序邏輯電路及其分類5.1.1 時序邏輯電路概述5.1.2 時序邏輯電路的分類5.2 時序邏輯電路的分析方法5.2.1 時序邏輯電路的狀態(tài)轉換表、狀態(tài)轉換圖和時序圖5.2.2 同步時序邏輯電路的分析方法5.2.3 異步時序邏輯電路的分析舉例5.3 時序邏輯電路的設計方法5.3.1 同步時序邏輯電路的設計方法5.3.2 異步時序邏輯電路的設計方法5.4 常用時序邏輯功能器件5.4.1 寄存器和移位寄存器5.4.2 計數(shù)器小結思考與練習第6章 半導體存儲器6.1 存儲器概述6.2 只讀存儲器6.2.1 掩膜只讀存儲器6.2.2 可編程只讀存儲器6.2.3 可擦除可編程只讀存儲器6.3 隨機存取存儲器6.3.1 RAM基本結構6.3.2 靜態(tài)RAM6.3.3 動態(tài)隨機存儲器6.4 存儲器容量的擴展6.4.1 位擴展6.4.2 字擴展小結思考與練習第7章 數(shù)/模轉換器與模/數(shù)轉換器7.1 D/A轉換器7.1.1 倒T形電阻網(wǎng)絡D/A轉換器7.1.2 權電流型D/A轉換器7.1.3 D/A轉換器的主要技術指標7.1.4 集成D/A轉換器及其應用7.2 AID轉換器7.2.1 A/D轉換器的一般工作過程7.2.2 并聯(lián)比較型A/D轉換器7.2.3 逐次漸近型A/D轉換器7.2.4 雙積分型A/D轉換器7.2.5 A/D轉換器的主要技術指標7.2.6 集成A/D轉換器及其應用小結思考與練習第8章 脈沖波形的產(chǎn)生與變換8.1 施密特觸發(fā)器8.1.1 由門電路組成的施密特觸發(fā)器8.1.2 集成施密特觸發(fā)器8.1.3 施密特觸發(fā)器的應用8.2 單穩(wěn)態(tài)觸發(fā)器8.2.1 由集成門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器8.2.2 集成單穩(wěn)態(tài)觸發(fā)器8.3 多諧振蕩器8.3.1 由門電路組成的多諧振蕩器8.3.2 石英晶體多諧振蕩器8.4 555定時器8.4.1 555定時器概述8.4.2 用555定時器組成的施密特觸發(fā)器8.4.3 用555定時器組成的單穩(wěn)態(tài)觸發(fā)器8.4.4 用555定時器組成的多諧振蕩器小結思考與練習第9章 可編程邏輯器件9.1 可編程邏輯器件的基本結構9.2 現(xiàn)場可編程邏輯陣列9.3 可編程陣列邏輯9.3.1 PAL的基本電路結構9.3.2 PAL的輸出電路結構和反饋形式9.3.3 PAL的應用舉例9.4 通用陣列邏輯9.4.1 GAL的電路結構9.4.2 輸出邏輯宏單元9.4.3 GAL的輸入特性和輸出特性9.5 可擦除的可編程邏輯器件9.5.1 EPLD的基本結構和特點9.5.2 EPLD的與-或邏輯陣列9.5.3 EPLD的輸出邏輯宏單元9.6 現(xiàn)場可編程門陣列9.6.1 FPGA的基本結構9.6.2 FPGA的IOB和CLB9.6.3 FPGA的互連資源9.6.4 編程數(shù)據(jù)的裝載9.7 PLD的編程9.8 在系統(tǒng)可編程邏輯器件9.8.1 低密度ISP-PLD9.8.2 高密度ISP-PLD9.8.3 在系統(tǒng)可編程通用數(shù)字開關小結思考與練習第10章 VHDL語言基礎10.1 VHDL語言概述10.1.1 硬件描述語言的誕生10.1.2 硬件描述語言的種類10.1.3 VHDL語言上機操作條件10.2 VHDL程序的實體10.2.1 實體的組成10.2.2 類型說明（可選）10.2.3 端口說明10.2.4 實體說明部分10.3 VHDL的程序結構10.4 VHDL的語言元素10.4.1 VHDL的基本語句10.4.2 屬性的描述與定義10.4.3 VHDL的子程序小結第11章 EWB軟件教程11.1 EWB軟件簡介11.2 EWB的主窗口11.2.1 工具欄11.2.2 元器件庫和儀器庫11.2.3 電路描述窗口11.2.4 電路運行控制開關11.3 EWB的基本操作11.3.1 調(diào)整元器件位置11.3.2 連線操作11.4 虛擬儀器的使用11.4.1 數(shù)字萬用表11.4.2 函數(shù)信號發(fā)生器11.4.3 示波器11.4.4 頻率特性（掃描儀）11.4.5 字信號發(fā)生器11.4.6 邏輯分析儀11.4.7 邏輯轉換器小結參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路與邏輯設計基礎 PDF格式下載

---