電工電子EDA實踐教程

內容概要

　　本書書由從事多年實踐教學的教師編寫，側重于對學生實踐操作能力及綜合設計能力的培養(yǎng)。
　　本書主要內容包括電工、電子電路的計算機仿真，可編程邏輯器件及其編程軟件的仿真實踐。具體內容有OrCAD PSpice
15?7軟件與電路仿真、Multisim 10軟件仿真應用、可編程邏輯器件及其編程軟件QuartusⅡ10.1介紹、基于OrCAD
PSpice的電路與電工學仿真實驗、電子技術的Multisim仿真實驗、基于QuartusⅡ軟件的可編程邏輯器件開發(fā)與設計實驗。
　　本書可作為高等院校電類和非電類本科生“電路”、“電子學”和“電工學”課程的實驗教材，也可供相關專業(yè)的工程技術及科研人員參考使用。

書籍目錄

第2版前言
第1版前言
第1章 OrCAD PSpice 15.7與電路仿真
　1.1OrCAD PSpice 15.
　1.2繪制電路原理圖
　1.3直流電路仿真分析
　1.4交流電路仿真分析
　1.5動態(tài)電路的時域分析
　1.6數(shù)字電路的仿真分析
第2章 Multisim仿真應用
　2.1Multisim 10的界面
　2.1.1基本元素
　2.1.2基本界面的設置
　2.2Multisim 10的主菜單
　2.3Multisim 10的元件庫
　2.4創(chuàng)建電路的基本操作
　2.4.1元器件的選取操作
　2.4.2線路的連接
　2.4.3仿真電路
　2.5Multisim 10虛擬儀器的使用
　2.5.1數(shù)字萬用表
　2.5.2信號發(fā)生器
　2.5.3功率計
　2.5.4雙通道示波器
　2.5.5四通道示波器
　2.5.6伯德圖儀
　2.5.7頻率計
　2.5.8字信號發(fā)生器
　2.5.9邏輯分析儀
　2.5.10邏輯轉換儀
　2.6Multisim 10的分析方法
　2.6.1直流工作點分析
　2.6.2交流分析
　2.6.3瞬態(tài)分析
　2.6.4直流掃描分析
第3章 可編程邏輯器件及其編程軟件
　3.1可編程邏輯器件簡介
　3.1.1可編程邏輯器件的發(fā)展歷程
　3.1.2可編程邏輯器件的分類
　3.1.3FPGA和CPLD
　3.1.4硬件描述語言
　3.1.5可編程邏輯器件的發(fā)展趨勢
　3.2Quartus Ⅱ開發(fā)軟件
　3.2.1Quartus Ⅱ的特點與主要開發(fā)流程
　3.2.2Quartus Ⅱ設計文件的輸入與編譯
　3.2.3Quartus Ⅱ設計項目的仿真
　3.2.4Quartus Ⅱ設計項目的引腳分配與程序下載
第4章 電路仿真實驗
　4.1線性直流電路分析
　4.2正弦電流電路分析
　4.3非正弦周期電流電路分析
　4.4頻率特性及諧振現(xiàn)象
　4.5動態(tài)電路的時域分析
　4.6非線性電路分析
　4.7均勻傳輸線分析
第5章 電工學仿真實驗
　5.1直流電路的仿真分析
　5.2交流電路的仿真分析
　5.3模擬電子電路的仿真分析
　5.4數(shù)字電子電路的仿真分析
　5.5電工與電子綜合分析
第6章 電子技術的Multisim仿真實驗
　6.1多級放大電路的仿真
　6.2差分放大電路與互補輸出級電路的仿真
　6.3運算放大器的應用仿真
　6.4組合數(shù)字電路仿真
　6.5多位計數(shù)器仿真
第7章 基于可編程邏輯器件的數(shù)字電子技術實驗
　7.1基于原理圖輸入方式的組合數(shù)字電路
　7.2基于Verilog HDL語言輸入方式的組合數(shù)字電路
　7.3基于Verilog HDL語言輸入方式的時序數(shù)字電路
　7.4數(shù)字電路設計綜合
附錄
附錄AB-ICE-EDA/SOPC IEELS實驗平臺
　A.1基本結構
　A.2常用硬件資源簡介
　A.3FPGA核心板
　A.4擴展控制板
附錄BGX-SOPC-EP2C35-FBGA484核心
　板與B-ICE-EDA/SOPC IEELS實驗
　平臺的資源匹配表
　參考文獻

章節(jié)摘錄

　　目前，最主要的硬件描述語言是VHDL和Verilog HDL。兩種語言的差別并不大，描述能力也類似，掌握其中一種語言以后，可以通過短期的學習，很快學會另一種語言。選擇何種語言主要還是看周圍人群的使用習慣，這樣可以方便日后的學習交流。如果是ASIC設計人員，則應掌握Verilog HDL語言，因為在lC設計領域，90%以上的公司都采用VerilogHDL語言進行設計。對于CPLD和FPGA設計者而言，兩種語言可以自由選擇。3.1.5 可編程邏輯器件的發(fā)展趨勢 先進的ASIC生產工藝已經被用于FPGA的生產，越來越豐富的處理器內核被嵌入到高端的FPGA芯片中，基于FPGA的開發(fā)成為一項系統(tǒng)級設計工程。隨著半導體制造工藝的不斷提高，F(xiàn)PGA的集成度將不斷提高，制造成本將不斷降低，其作為替代ASIC來實現(xiàn)電子系統(tǒng)的前景將日趨光明。功能上從最初的單純FPGA到內嵌CPU、DLL等的SOPC；工藝上從最初的0.5μm 1P3M發(fā)展到65nm 1P12M，并逐步實現(xiàn)向45nm發(fā)展。目前，可編程邏輯器件主要有以下幾個發(fā)展方向。1.大容量、低電壓、低功耗FPGA 大容量FPGA是市場發(fā)展的焦點。采用深亞微米（DSM）的半導體工藝后，器件在性能提高的同時，價格也在逐步降低。由于便攜式應用產品的發(fā)展，比如移動通信設備、個人數(shù)字助理等，對FPGA的低電壓、低功耗的要求日益迫切。2.系統(tǒng)級高密度FPGA FPGA的應用已經不是過去僅僅適用于系統(tǒng)接口部件的現(xiàn)場集成，而是將它靈活地應用于系統(tǒng)級（包括其核心功能芯片）設計之中。在這樣的背景下，國際主要FPGA廠家在系統(tǒng)級高密度FPGA的技術發(fā)展上，主要強調兩個方面：FPGA的lP（知識產權）硬核和IP軟核。當前具有IP內核的系統(tǒng)級FPGA的開發(fā)主要體現(xiàn)在兩個方面：一方面是FPGA廠商將IP硬核（指的是完成版圖設計的功能單元模塊）嵌入到FPGA器件中；另一方面是大力擴充優(yōu)化的IP軟核（指利用HDL語言設計并經過綜合驗證的功能單元模塊），這些核心庫都是預定義的、經過測試和驗證的、優(yōu)化的、可保證正確的功能，設計人員可以利用這些現(xiàn)成的IP庫資源，高效準確地完成復雜片上的系統(tǒng)設計。3.FPGA和ASIC出現(xiàn)相互融合 雖然標準邏輯ASIC芯片尺寸小、功能強、功耗低，但其設計復雜，并且有批量要求。FPGA價格較低廉，能在現(xiàn)場進行編程，但它們體積大、能力有限，而且功耗比ASIC大。正因如此，F(xiàn)PGA和ASIC正在互相融合，取長補短。隨著一些ASIC制造商提供具有可編程邏輯的標準單元，F(xiàn)PGA制造商重新對標準邏輯單元發(fā)生興趣，多平臺FPGA的發(fā)展使FPGA和ASIC出現(xiàn)相互融合，最終將終結ASIC時代。4.動態(tài)可重構FPGA 動態(tài)可重構FPGA是指在一定條件下芯片不僅具有在系統(tǒng)重新配置電路功能的特性，而且還具有在系統(tǒng)動態(tài)重構電路邏輯的能力。動態(tài)可重構FPGA在器件編程結構上具有專門的特征，其內部邏輯塊和內部連線的改變，可以通過讀取不同的SRAM中的數(shù)據(jù)來直接實現(xiàn)這樣的邏輯重構，時間往往在納秒級，有助于FPGA系統(tǒng)邏輯功能的動態(tài)重構。5.向高速可預測延時方向發(fā)展 由于在一些高速處理的系統(tǒng)中，數(shù)據(jù)處理量的激增要求數(shù)字系統(tǒng)有大的數(shù)據(jù)吞吐速率；另外，為了保證高速系統(tǒng)的穩(wěn)定性，延時也是十分重要的。用戶在進行重構的同時，擔心的是延時特性會不會因重新布線的改變而改變，如果改變，將會導致系統(tǒng)性能的不穩(wěn)定性，這對龐大而高速的系統(tǒng)而言將是不可想象的，帶來的損失也是巨大的。因此，為了適應未來復雜高速電子系統(tǒng)的要求，PLD的高速可預測延時也是一個發(fā)展趨勢。6.向數(shù)模混合可編程方向發(fā)展 迄今為止，PLD的開發(fā)與應用的大部分工作都集中在數(shù)字邏輯電路上，在未來幾年里，這一局面將會有所改變，模擬電路和數(shù)／?；旌想娐返目删幊碳夹g將得到發(fā)展。目前的技術ISPPAC可實現(xiàn)3種功能：信號調整、信號處理和信號轉換。EPAC芯片集中了各種模擬功能電路，如可編程增益放大器、可編程比較器、多路復用器、可編程A/D轉換器、濾波器和跟蹤保持放大器等。

圖書封面

評論、評分、閱讀與下載

---

    電工電子EDA實踐教程 PDF格式下載

---