嵌入式系統(tǒng)導(dǎo)論

內(nèi)容概要

　　本書是業(yè)界第一本關(guān)于CPS的專著，重點(diǎn)論述系統(tǒng)模型與系統(tǒng)實(shí)現(xiàn)的關(guān)系，以及軟件和硬件與物理環(huán)境的相互作用。
　　從CPS的視角，圍繞系統(tǒng)的建模、設(shè)計(jì)和分析這三個(gè)方面，本書分成四大部分。第一部分（第2～6章）分別講述動(dòng)態(tài)建模、離散建模和混合建模，以及狀態(tài)機(jī)的并發(fā)組合與并發(fā)計(jì)算模型。第二部分（第7～11章）強(qiáng)調(diào)嵌入式系統(tǒng)中處理器、存儲(chǔ)器架構(gòu)、輸入和輸出、多任務(wù)處理和實(shí)時(shí)調(diào)度的算法與設(shè)計(jì)
，以及這些設(shè)計(jì)在CPS中的主要作用。第三部分（第12～15章）重點(diǎn)介紹一些系統(tǒng)特性的精確規(guī)格、規(guī)格之間的比較方法、規(guī)格與產(chǎn)品設(shè)計(jì)的分析方法以及嵌入式軟件特性的定量分析方法。第四部分包括兩個(gè)附錄，提供了一些數(shù)學(xué)和計(jì)算機(jī)科學(xué)的背景知識(shí)，有助于讀者加深對(duì)文中所介紹知識(shí)的理解。本書通過(guò)大量實(shí)例深入淺出地介紹了設(shè)計(jì)和實(shí)現(xiàn)CPS的整體過(guò)程及各階段的細(xì)節(jié)。
　　本書適合作為高等院校相關(guān)專業(yè)“嵌入式系統(tǒng)”課程的教材或教學(xué)參考書。

作者簡(jiǎn)介

Edward Ashford Lee 擁有加州大學(xué)伯克利分校博士學(xué)位，曾為加州大學(xué)伯克利分校電子工程與計(jì)算機(jī)科學(xué)系主任，現(xiàn)為該系Robert S. Pepper特聘教授。他的主要研究方向是嵌入式與實(shí)時(shí)計(jì)算系統(tǒng)的設(shè)計(jì)、建模和模擬。Lee教授是IEEE會(huì)員，于1997年獲得工程教育領(lǐng)域的Frederick Emmons Terman獎(jiǎng)。
Sanjit Arunkumar Seshia 擁有卡內(nèi)基-梅隆大學(xué)計(jì)算機(jī)科學(xué)專業(yè)博士學(xué)位，現(xiàn)為美國(guó)加州大學(xué)伯克利分校電子工程與計(jì)算機(jī)科學(xué)系副教授。他的主要研究方向是可信計(jì)算和計(jì)算邏輯。他獲得了科學(xué)和工程領(lǐng)域的總統(tǒng)早期職業(yè)生涯獎(jiǎng)（PECASE）和Alfred P. Sloan研究獎(jiǎng)金。

書籍目錄

Introduction to Embedded Systems—A Cyber?Physical Systems
Approach
出版者的話
譯者序
前言
符號(hào)
第1章　緒論
　1.1　應(yīng)用
　1.2　一個(gè)實(shí)例
　1.3　設(shè)計(jì)過(guò)程
　　1.3.1　建模
　　1.3.2　設(shè)計(jì)
　　1.3.3　分析
　　1.4　小結(jié)
第一部分　　動(dòng)態(tài)行為建模
　第2章　連續(xù)動(dòng)態(tài)
　　2.1　牛頓力學(xué)
　　2.2　參量模型
　　2.3　系統(tǒng)的特性
　　　2.3.1　因果關(guān)系系統(tǒng)
　　　2.3.2　無(wú)記憶系統(tǒng)
　　　2.3.3　線性和時(shí)不變性
　　　2.3.4　穩(wěn)定性
　　2.4　反饋控制
　　2.5　小結(jié)
　　練習(xí)
　第3章　離散動(dòng)態(tài)
　　3.1　離散系統(tǒng)
　　3.2　狀態(tài)的概念
　　3.3　有限狀態(tài)機(jī)
　　　3.3.1　轉(zhuǎn)移
　　　3.3.2　發(fā)生響應(yīng)時(shí)
　　　3.3.3　升級(jí)函數(shù)
　　　3.3.4　確定性和可接受性
　　3.4　擴(kuò)展?fàn)顟B(tài)機(jī)
　　3.5　非確定性
　　　3.5.1　形式化模型
　　　3.5.2　非確定性的用途
　　3.6　行為和軌跡
　　3.7　小結(jié)
　　練習(xí)
　第4章　混合系統(tǒng)
　　4.1　模態(tài)模型
　　　4.1.1　狀態(tài)機(jī)的參量模型
　　　4.1.2　連續(xù)輸入
　　　4.1.3　狀態(tài)精化
　　4.2　混合系統(tǒng)的分類
　　　4.2.1　時(shí)間自動(dòng)機(jī)
　　　4.2.2　高階動(dòng)態(tài)
　　　4.2.3　管理控制
　　4.3　小結(jié)
　　練習(xí)
　第5章　狀態(tài)機(jī)的組合
　　5.1　并發(fā)組合
　　　5.1.1　并列同步組合
　　　5.1.2　并列異步組合
　　　5.1.3　共享變量
　　　5.1.4　級(jí)聯(lián)組合
　　　5.1.5　通用組合
　　5.2　分層狀態(tài)機(jī)
　　5.3　小結(jié)
　　練習(xí)
　第6章　并發(fā)計(jì)算模型
　　6.1　模型結(jié)構(gòu)
　　6.2　同步響應(yīng)模型
　　　6.2.1　反饋模型
　　　6.2.2　形式規(guī)范和形式不規(guī)范模型
　　　6.2.3　構(gòu)建一個(gè)固定點(diǎn)
　　6.3　數(shù)據(jù)流計(jì)算模型
　　　6.3.1　數(shù)據(jù)流原理
　　　6.3.2　同步數(shù)據(jù)流
　　　6.3.3　動(dòng)態(tài)數(shù)據(jù)流
　　　6.3.4　結(jié)構(gòu)化數(shù)據(jù)流
　　　6.3.5　進(jìn)程網(wǎng)絡(luò)
　　6.4　實(shí)時(shí)計(jì)算模型
　　　6.4.1　時(shí)間觸發(fā)模型
　　　6.4.2　離散事件系統(tǒng)
　　　6.4.3　連續(xù)時(shí)間系統(tǒng)
　　6.5　小結(jié)
　　練習(xí)
第二部分　嵌入式系統(tǒng)設(shè)計(jì)
　第7章　嵌入式處理器
　　7.1　處理器類型
　　　7.1.1　微控制器
　　　7.1.2　DSP處理器
　　　7.1.3　圖形處理器
　　7.2　并行處理
　　　7.2.1　并行處理與并發(fā)處理
　　　7.2.2　流水線
　　　7.2.3　指令級(jí)并行
　　　7.2.4　多核架構(gòu)
　　7.3　小結(jié)
　　練習(xí)
　第8章　存儲(chǔ)器架構(gòu)
　　8.1　存儲(chǔ)技術(shù)
　　　8.1.1　RAM
　　　8.1.2　非易失性存儲(chǔ)器
　　8.2　存儲(chǔ)器層次結(jié)構(gòu)
　　　8.2.1　存儲(chǔ)映射
　　　8.2.2　寄存器文件
　　　8.2.3　便簽式存儲(chǔ)器和高速緩沖存儲(chǔ)器
　　8.3　存儲(chǔ)模型
　　　8.3.1　存儲(chǔ)地址
　　　8.3.2　棧
　　　8.3.3　存儲(chǔ)器保護(hù)單元
　　　8.3.4　動(dòng)態(tài)存儲(chǔ)分配
　　　8.3.5C　的存儲(chǔ)模型
　　8.4　小結(jié)
　　練習(xí)
　第9章　輸入和輸出
　　9.1　I/O硬件
　　　9.1.1　脈寬調(diào)制
　　　9.1.2　通用數(shù)字I/O
　　　9.1.3　串行接口
　　　9.1.4　并行接口
　　　9.1.5　總線
　　9.2　并發(fā)環(huán)境下的順序軟件
　　　9.2.1　中斷和異常
　　　9.2.2　原子性
　　　9.2.3　中斷控制器
　　　9.2.4　中斷建模
　　9.3　模擬/數(shù)字接口
　　　9.3.1　數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換
　　　9.3.2　信號(hào)調(diào)節(jié)
　　　9.3.3　采樣和走樣
　　9.4　小結(jié)
　　練習(xí)
　第10章　多任務(wù)處理
　　10.1　命令式程序
　　10.2　多線程
　　　10.2.1　創(chuàng)建線程
　　　10.2.2　實(shí)現(xiàn)多線程
　　　10.2.3　互斥
　　　10.2.4　死鎖
　　　10.2.5　存儲(chǔ)一致性模型
　　　10.2.6　多線程問(wèn)題
　　10.3　進(jìn)程和消息傳遞
　　10.4　小結(jié)
　　練習(xí)
　第11章　調(diào)度
　　11.1　調(diào)度的基礎(chǔ)知識(shí)
　　　11.1.1　調(diào)度決策
　　　11.1.2　任務(wù)模型
　　　11.1.3　調(diào)度程序的比較
　　　11.1.4　調(diào)度程序的實(shí)現(xiàn)
　　11.2　單調(diào)速率調(diào)度
　　11.3　最早時(shí)限優(yōu)先
　　11.4　調(diào)度和互斥
　　　11.4.1　優(yōu)先級(jí)倒置
　　　11.4.2　優(yōu)先級(jí)繼承協(xié)議
　　　11.4.3　優(yōu)先級(jí)上限協(xié)議
　　11.5　多處理器調(diào)度
　　11.6　小結(jié)
　　練習(xí)
第三部分　分析和驗(yàn)證
　第12章　不變量與時(shí)序邏輯
　　12.1　不變量
　　12.2　線性時(shí)序邏輯
　　　12.2.1　命題邏輯公式
　　　12.2.2　LTL公式
　　　12.2.3　LTL公式的應(yīng)用
　　12.3　小結(jié)
　　練習(xí)
　　第13章　等價(jià)與精化
　　13.1　規(guī)格建模
　　13.2　類型等價(jià)與類型精化
　　13.3　語(yǔ)言等價(jià)與包含
　　13.4　模擬
　　　13.4.1　模擬關(guān)系
　　　13.4.2　形式化模型
　　　13.4.3　傳遞性
　　　13.4.4　模擬關(guān)系的非唯一性
　　　13.4.5　模擬與語(yǔ)言包含
　　13.5　互模擬
　　13.6　小結(jié)
　　練習(xí)
　第14章　可到達(dá)性分析和模型檢測(cè)
　　14.1　開放式與封閉式系統(tǒng)
　　14.2　可到達(dá)性分析
　　　14.2.1　Gp驗(yàn)證
　　　14.2.2　顯態(tài)模型檢測(cè)
　　　14.2.3　符號(hào)化模型檢測(cè)
　　14.3　模型檢測(cè)中的抽象
　　14.4　活躍屬性的模型檢測(cè)
　　　14.4.1　屬性的自動(dòng)機(jī)表達(dá)
　　　14.4.2　尋找可接受循環(huán)
　　14.5　小結(jié)
　　練習(xí)
　第15章　定量分析
　　15.1　關(guān)注的問(wèn)題
　　　15.1.1　極限分析
　　　15.1.2　閾值分析
　　　15.1.3　一般情況分析
　　15.2　程序圖
　　　15.2.1　基本塊
　　　15.2.2　控制流圖
　　　15.2.3　函數(shù)調(diào)用
　　15.3　執(zhí)行時(shí)間的決定因素
　　　15.3.1　循環(huán)界限
　　　15.3.2　指數(shù)的路徑空間
　　　15.3.3　路徑的可行性
　　　15.3.4　存儲(chǔ)層次
　　15.4　執(zhí)行時(shí)間分析的基礎(chǔ)
　　　15.4.1　最優(yōu)化問(wèn)題的形式化
　　　15.4.2　邏輯流約束
　　　15.4.3　基本塊的界限
　　15.5　其他定量分析問(wèn)題
　　　15.5.1　存儲(chǔ)界限分析
　　　15.5.2　能耗和功耗分析
　　15.6　小結(jié)
　　練習(xí)
第四部分　附錄
附錄A集合和函數(shù)
附錄B復(fù)雜度和可計(jì)算性理論
參考書目

章節(jié)摘錄

版權(quán)頁(yè)：   插圖：   DSP處理器通常增加一個(gè)或兩個(gè)額外的階段來(lái)執(zhí)行乘法，提供一個(gè)單獨(dú)的ALU用于地址計(jì)算，提供一個(gè)雙數(shù)據(jù)存儲(chǔ)器來(lái)同時(shí)訪問(wèn)兩個(gè)運(yùn)算子（后一種設(shè)計(jì)使用的是哈佛架構(gòu)）。然而，一個(gè)沒有獨(dú)立ALU單元的簡(jiǎn)單版本就足以說(shuō)明嵌入式系統(tǒng)設(shè)計(jì)師所需面對(duì)的問(wèn)題。 鎖存器之間的流水線部分是并行執(zhí)行的。顯而易見，同時(shí)有5條指令執(zhí)行，每條指令都處于不同的執(zhí)行階段。如圖7—3所示的預(yù)留表（reservation table）表示得很清楚。該表給出了可以在左側(cè)同時(shí)使用的硬件資源。在這種情形下，寄存器組出現(xiàn)三次，因?yàn)閳D7—2中的流水線假設(shè)每個(gè)周期可以出現(xiàn)兩次讀和一次寫寄存器文件。 圖7—3的預(yù)留表給出一個(gè)程序中的指令序列A，B，C，D，E。在第5個(gè)周期，取指令E，這時(shí)指令D從寄存器組讀取數(shù)據(jù)，指令C使用ALU，指令月從存儲(chǔ)器讀取數(shù)據(jù)或向存儲(chǔ)器寫人數(shù)據(jù)，指令A(yù)將結(jié)果寫回寄存器組。指令A(yù)的寫操作出現(xiàn)在第5周期，但是指令月的讀操作出現(xiàn)在第3周期。因此，指令B讀取的值不是指令A(yù)寫回的值。這種現(xiàn)象稱做數(shù)據(jù)沖突（data hazard），是流水線沖突（pipeline hazard）的一種形式。流水線沖突是由圖7—2中虛線標(biāo)示部分引起的。程序員通常希望如果指令A(yù)出現(xiàn)在指令月之前，那么A計(jì)算的結(jié)果對(duì)月是可用的，因此這種行為可能是不被接受的。 計(jì)算機(jī)架構(gòu)師已經(jīng)通過(guò)很多方法來(lái)解決流水線沖突問(wèn)題。最簡(jiǎn)單的一種方法是顯式流水線（explicit pipeline）。利用這種方法，只是將流水線沖突記錄下來(lái)，程序員（或編譯器）必須對(duì)其進(jìn)行處理。以B讀取A寫入寄存器的數(shù)據(jù)為例，編譯器會(huì)在指令A(yù)和B之間插入三個(gè)no—op指令（該指令什么都不做）來(lái)保證寫操作出現(xiàn)在讀操作之前。這些no—op指令形成暫停流水線的流水線氣泡（pipeline bubble）。 一種更加有效的方法是提供互鎖（interlock）。利用這種方法，當(dāng)遇到指令B讀取A寫入寄存器的數(shù)據(jù)時(shí)，指令譯碼硬件會(huì)檢測(cè)到?jīng)_突并延遲指令B的執(zhí)行，直到A完成寫回階段。對(duì)于這個(gè)流水線，B需要延遲三個(gè)時(shí)鐘周期來(lái)等待A完成，如圖7—4所示。如果利用復(fù)雜一些的前向（forwarding）邏輯，可以檢測(cè)到A寫入的位置與B讀取的位置相同，并且直接提供所需數(shù)據(jù)而不需要在讀操作之前進(jìn)行寫操作，這樣可以將延遲減少至兩個(gè)時(shí)鐘周期。

編輯推薦

《嵌入式系統(tǒng)導(dǎo)論:CPS方法》不同于大多數(shù)嵌入式系統(tǒng)的書籍著重于計(jì)算機(jī)技術(shù)在嵌入式系統(tǒng)中的應(yīng)用，《嵌入式系統(tǒng)導(dǎo)論:CPS方法》的重點(diǎn)是論述系統(tǒng)模型與系統(tǒng)實(shí)現(xiàn)的關(guān)系，以及軟件和硬件與物理環(huán)境的相互作用?！肚度胧较到y(tǒng)導(dǎo)論:CPS方法》適合作為高等院校相關(guān)專業(yè)“嵌入式系統(tǒng)”課程的教材或教學(xué)參考書。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    嵌入式系統(tǒng)導(dǎo)論 PDF格式下載

---