數(shù)字電子技術(shù)

內(nèi)容概要

　　《教育部高等職業(yè)教育示范專業(yè)規(guī)劃教材·山東省省級(jí)精品課配套教材：數(shù)字電子技術(shù)》共分9章，主要內(nèi)容包括：數(shù)字電路的基礎(chǔ)知識(shí)、數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、集成觸發(fā)器及應(yīng)用、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、D-A和A-D轉(zhuǎn)換以及半導(dǎo)體存儲(chǔ)器和可編程邏輯器件?！督逃扛叩嚷殬I(yè)教育示范專業(yè)規(guī)劃教材·山東省省級(jí)精品課配套教材：數(shù)字電子技術(shù)》可作為普通?？圃盒?、高等職業(yè)院校的電子信息類、計(jì)算機(jī)類、通信類、自動(dòng)化類及機(jī)電設(shè)備類專業(yè)的教材或參考書，也可供相關(guān)領(lǐng)域的技術(shù)人員和管理人員學(xué)習(xí)參考?！督逃扛叩嚷殬I(yè)教育示范專業(yè)規(guī)劃教材·山東省省級(jí)精品課配套教材：數(shù)字電子技術(shù)》配有免費(fèi)電子教案、教學(xué)課件、教學(xué)大綱（含課時(shí)安排）、自我檢查題、思考題與習(xí)題、期末試題及參考答案等。

書籍目錄

前言第1章 數(shù)字電路的基礎(chǔ)知識(shí)1.1 數(shù)字電路概述1.1.1 脈沖信號(hào)1.1.2 脈沖的參數(shù)1.2 數(shù)制和碼制1.2.1 數(shù)制1.2.2 不同數(shù)制間的轉(zhuǎn)換1.2.3 碼制1.3 RC電路及應(yīng)用1.3.1 簡單RC電路的分析方法1.3.2 RC電路的充放電過程1.3.3 RC電路的應(yīng)用1.4 二極管的開關(guān)特性1.5 晶體管的開關(guān)特性本章小結(jié)自我檢查題思考題與習(xí)題第2章 數(shù)字邏輯基礎(chǔ)2.1 邏輯函數(shù)2.1.1 邏輯變量和邏輯函數(shù)的定義2.1.2 邏輯函數(shù)的表示方法2.2 基本邏輯運(yùn)算和法則2.2.1 基本邏輯運(yùn)算2.2.2 邏輯運(yùn)算公式、法則2.3 邏輯函數(shù)的公式法化簡2.4 邏輯函數(shù)的卡諾圖法化簡2.4.1 卡諾圖2.4.2 用卡諾圖化簡邏輯函數(shù)2.5 硬件描述語言VHDL及邏輯仿真2.5.1 硬件描述語言VHDL2.5.2 邏輯仿真本章小結(jié)自我檢查題思考題與習(xí)題第3章 邏輯門電路3.1 三種基本邏輯關(guān)系3.2 分立元件門電路3.3 復(fù)合邏輯門電路3.4 TTL集成邏輯門3.4.1 TTL集成與非門3.4.2 OC門和三態(tài)門3.4.3 TTL集成電路的使用要求及注意事項(xiàng)3.5 CMOS集成邏輯門3.5.1 CMOS反相器3.5.2 CMOS傳輸門3.5.3 CMOS與非門3.5.4 CMOS或非門3.5.5 CMOS模擬開關(guān)3.5.6 TTL與CMOS集成電路的性能比較3.5.7 CMOS集成電路的使用要求及注意事項(xiàng)3.6 TTL集成電路與CMOS集成電路的接口3.7 ECL集成電路3.7.1 基本ECL集成電路的組成3.7.2 ECL集成電路的特點(diǎn)本章小結(jié)自我檢查題思考題與習(xí)題第4章 組合邏輯電路4.1 概述4.2 組合邏輯電路的分析4.3 組合邏輯電路的設(shè)計(jì)4.4 加法器和數(shù)值比較器4.4.1 加法器4.4.2 數(shù)值比較器4.5 編碼器4.5.1 二進(jìn)制編碼器4.5.2 二－十進(jìn)制編碼器4.5.3 優(yōu)先編碼器4.6 譯碼器4.6.1 二進(jìn)制譯碼器4.6.2 二－十進(jìn)制譯碼器4.6.3 數(shù)碼顯示器與顯示譯碼器4.6.4 用譯碼器實(shí)現(xiàn)邏輯函數(shù)4.7 數(shù)據(jù)選擇器4.8 組合邏輯電路的競爭與冒險(xiǎn)本章小結(jié)自我檢查題思考題與習(xí)題第5章 集成觸發(fā)器及其應(yīng)用5.1 概述5.2 基本RS觸發(fā)器5.2.1 與非型基本RS觸發(fā)器5.2.2 或非型基本RS觸發(fā)器5.3 同步觸發(fā)器5.3.1 同步RS觸發(fā)器5.3.2 同步D觸發(fā)器5.3.3 同步JK觸發(fā)器5.3.4 同步T觸發(fā)器、同步T′觸發(fā)器及同步觸發(fā)器的空翻現(xiàn)象5.4 時(shí)鐘脈沖邊沿觸發(fā)器5.4.1 維持阻塞型D觸發(fā)器5.4.2 主從型觸發(fā)器5.4.3 邊沿觸發(fā)型JK觸發(fā)器5.5 觸發(fā)器邏輯功能的轉(zhuǎn)換及應(yīng)用5.5.1 觸發(fā)器邏輯功能的轉(zhuǎn)換5.5.2 觸發(fā)器的應(yīng)用舉例本章小結(jié)自我檢查題思考題與習(xí)題第6章 時(shí)序邏輯電路6.1 概述6.2 時(shí)序邏輯電路的分析方法6.2.1 同步時(shí)序邏輯電路的分析方法6.2.2 異步時(shí)序邏輯電路的分析方法6.3 計(jì)數(shù)器6.3.1 同步計(jì)數(shù)器6.3.2 異步計(jì)數(shù)器6.3.3 N進(jìn)制計(jì)數(shù)器6.4 寄存器及應(yīng)用6.4.1 數(shù)碼寄存器6.4.2 移位寄存器及應(yīng)用6.4.3 順序脈沖發(fā)生器6.5 時(shí)序邏輯電路的設(shè)計(jì)6.5.1 同步時(shí)序邏輯電路的設(shè)計(jì)*6.5.2 異步時(shí)序邏輯電路的設(shè)計(jì)本章小結(jié)自我檢查題思考題與習(xí)題第7章 脈沖波形的產(chǎn)生與整形7.1 集成555定時(shí)器7.2 施密特觸發(fā)器7.2.1 由555定時(shí)器構(gòu)成的施密特觸發(fā)器7.2.2 集成施密特觸發(fā)器7.2.3 施密特觸發(fā)器的應(yīng)用7.3 單穩(wěn)態(tài)觸發(fā)器7.3.1 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器7.3.2 用門電路構(gòu)成的微分型單穩(wěn)態(tài)觸發(fā)器7.3.3 集成單穩(wěn)態(tài)觸發(fā)器7.3.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用7.4 多諧振蕩器7.4.1 由555定時(shí)器構(gòu)成的多諧振蕩器7.4.2 石英晶體多諧振蕩器7.4.3 多諧振蕩器的應(yīng)用本章小結(jié)自我檢查題思考題與習(xí)題第8章 D／A和A／D轉(zhuǎn)換8.1 D／A轉(zhuǎn)換器8.1.1 數(shù)／模轉(zhuǎn)換器概述8.1.2 集成數(shù)／模轉(zhuǎn)換器8.2 A／D轉(zhuǎn)換器8.2.1 模／數(shù)轉(zhuǎn)換器概述8.2.2 集成模／數(shù)轉(zhuǎn)換器本章小結(jié)自我檢查題思考題與習(xí)題第9章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件9.1 概述9.2 隨機(jī)存儲(chǔ)器9.2.1 隨機(jī)存儲(chǔ)器的基本結(jié)構(gòu)和工作原理9.2.2 隨機(jī)存儲(chǔ)器的存儲(chǔ)單元電路9.3 只讀存儲(chǔ)器9.3.1 只讀存儲(chǔ)器的分類9.3.2 ROM的結(jié)構(gòu)和工作原理9.4 簡單可編程邏輯器件簡介9.4.1 可編程邏輯器件9.4.2 PLA、PAL和GAL9.5 復(fù)雜可編程邏輯器件CPLD和FPGA簡介9.5.1 CPLD/FPGA的基本邏輯單元9.5.2 CPLD的結(jié)構(gòu)和特點(diǎn)9.5.3 FPGA的結(jié)構(gòu)和特點(diǎn)本章小結(jié)自我檢查題思考題與習(xí)題附錄附錄A 美國信息交換標(biāo)準(zhǔn)編碼（ASCII碼）對(duì)應(yīng)字符表附錄B 半導(dǎo)體集成電路型號(hào)的命名規(guī)則附錄C 常用TTL及CMOS集成電路的引腳排列參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù) PDF格式下載

---