EDA技術(shù)與創(chuàng)新實(shí)踐

內(nèi)容概要

《EDA技術(shù)與創(chuàng)新實(shí)踐》分為3部分。第1部分是EDA技術(shù)的硬件資源篇，介紹了常用可編程邏輯器件的結(jié)構(gòu)、性能指標(biāo)。第2部分是EDA技術(shù)的軟件操作篇，主要內(nèi)容包括Quartus
II 9.0軟件工具的基本結(jié)構(gòu)、主要功能以及工具的使用，
VHDL程序設(shè)計(jì)。第3部分是EDA技術(shù)的創(chuàng)新設(shè)計(jì)應(yīng)用篇，通過(guò)工程領(lǐng)域的應(yīng)用實(shí)例使讀者學(xué)習(xí)并掌握使用PLD器件解決實(shí)際問(wèn)題的方法。
作者根據(jù)多年的教學(xué)實(shí)踐、對(duì)全國(guó)電子大賽征題與指導(dǎo)以及科研實(shí)踐的體會(huì)，從實(shí)際應(yīng)用的角度出發(fā)，以培養(yǎng)能力為目標(biāo)，通過(guò)大量覆蓋面廣的實(shí)例，突出本書(shū)的實(shí)用性。
《EDA技術(shù)與創(chuàng)新實(shí)踐》可作為大專院校的計(jì)算機(jī)類、電子類專業(yè)的教材，也可以作為廣大電子設(shè)計(jì)工程師、ASIC設(shè)計(jì)人員和系統(tǒng)設(shè)計(jì)者的參考用書(shū)。本書(shū)由南京理工大學(xué)博士后、南陽(yáng)理工學(xué)院教授高有堂和南京理工大學(xué)博士、南陽(yáng)理工學(xué)院徐源老師主編。

書(shū)籍目錄

序
前言
第1部分  硬件資源篇
第1章  電子設(shè)計(jì)自動(dòng)化綜述
  1.1  EDA技術(shù)的發(fā)展
    1.1.1  EDA技術(shù)的發(fā)展階段
    1.1.2  EDA技術(shù)的發(fā)展趨勢(shì)
  1.2  EDA技術(shù)的基本工具
    1.2.1  EDA常用工具
    1.2.2  設(shè)計(jì)輸入編輯器
    1.2.3  HDL綜合器
    1.2.4  仿真器
    1.2.5  適配器(布局、布線器)
    1.2.6  下載器
  1.3  EDA的基本設(shè)計(jì)思路
    1.3.1  EDA電路級(jí)設(shè)計(jì)
    1.3.2  EDA系統(tǒng)級(jí)設(shè)計(jì)
  1.4  PLD的設(shè)計(jì)流程
    1.4.1  設(shè)計(jì)準(zhǔn)備
    1.4.2  設(shè)計(jì)輸入
    1.4.3  設(shè)計(jì)處理
    1.4.4  設(shè)計(jì)檢驗(yàn)
    1.4.5  器件編程與配置
  習(xí)題
第2章  Altera公司可編程邏輯器件
  2.1  Altera器件的命名
  2.2  Altera常用器件
    2.2.1  MAX 7000器件
    2.2.2  FLEX 10K器件
  習(xí)題
第2部分  軟件操作篇
第3章  Quartus Ⅱ9.0軟件
  3.1  概述
  3.2  Quartus Ⅱ 9.0軟件的安裝
    3.2.1  系統(tǒng)配置要求
    3.2.2  Quartus Ⅱ 9.0軟件的安裝過(guò)程
    3.2.3  Quartus Ⅱ 9.0軟件的授權(quán)
  3.3  一般設(shè)計(jì)流程
    3.3.1  圖形用戶界面設(shè)計(jì)流程
    3.3.2  EDA工具設(shè)計(jì)流程
    3.3.3  命令設(shè)計(jì)流程
    3.3.4  Quartus Ⅱ 9.0軟件的主要設(shè)計(jì)特征
  3.4  Quartus Ⅱ 9.0軟件的設(shè)計(jì)操作
    3.4.1  設(shè)計(jì)輸入
    3.4.2  創(chuàng)建工程
    3.4.3  建立圖形設(shè)計(jì)文件
    3.4.4  建立文本編輯文件
    3.4.5  建立存儲(chǔ)器編輯文件
  3.5  Quartus Ⅱ 9.0設(shè)計(jì)項(xiàng)目的編譯
    3.5.1  設(shè)計(jì)綜合
    3.5.2  編譯器窗口
    3.5.3  編譯器選項(xiàng)設(shè)置
    3.5.4  引腳分配
    3.5.5  啟動(dòng)編譯器
    3.5.6  查看適配結(jié)果
  3.6  Quartus Ⅱ 9.0設(shè)計(jì)項(xiàng)目的仿真驗(yàn)證
    3.6.1  創(chuàng)建一個(gè)仿真波形文件
    3.6.2  設(shè)計(jì)仿真
    3.6.3  仿真結(jié)果分析
  3.7  時(shí)序分析
    3.7.1  時(shí)序分析基本參數(shù)
    3.7.2  指定時(shí)序要求
    3.7.3  完成時(shí)序分析
    3.7.4  查看時(shí)序分析結(jié)果
  3.8  器件編程
    3.8.1  完成器件編程
    3.8.2  編程器硬件驅(qū)動(dòng)安裝
  習(xí)題
第4章  VHDL程序設(shè)計(jì)
  4.1  VHDL語(yǔ)法基礎(chǔ)
    4.1.1  VHDL數(shù)據(jù)對(duì)象及其分類
    4.1.2  VHDL數(shù)據(jù)類型
    4.1.3  VHDL運(yùn)算操作符
  4.2  VHDL的基本結(jié)構(gòu)
    4.2.1  VHDL的基本結(jié)構(gòu)及語(yǔ)法規(guī)則
    4.2.2  VHDL構(gòu)造體描述
    4.2.3  進(jìn)程(process)語(yǔ)句結(jié)構(gòu)描述
    4.2.4  子程序語(yǔ)句的結(jié)構(gòu)描述
    4.2.5  庫(kù)、程序包及配置
  4.3  VHDL順序語(yǔ)句
    4.3.1  賦值語(yǔ)句
    4.3.2  if語(yǔ)句
    4.3.3  case語(yǔ)句
    4.3.4  loop語(yǔ)句
    4.3.5  next語(yǔ)句
    4.3.6  exit語(yǔ)句
    4.3.7  wait語(yǔ)句
    4.3.8  順序語(yǔ)句中子程序調(diào)用語(yǔ)句
    4.3.9  返回(return)語(yǔ)句
    4.3.10  空操作(null)語(yǔ)句
  4.4  VHDL并行語(yǔ)句
    4.4.1  條件信號(hào)代入語(yǔ)句
    4.4.2  選擇信號(hào)代入語(yǔ)句
    4.4.3  元件例化語(yǔ)句
    4.4.4  并行賦值語(yǔ)句(信號(hào)代入語(yǔ)句)
    4.4.5  生成語(yǔ)句
  習(xí)題
第3部分  創(chuàng)新設(shè)計(jì)應(yīng)用篇
第5章  數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
  5.1  模為60的計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)
    5.1.1  建立圖形文件
    5.1.2  項(xiàng)目編譯
    5.1.3  項(xiàng)目仿真
  5.2  時(shí)鐘電路的設(shè)計(jì)與實(shí)現(xiàn)
    5.2.1  文本編輯法設(shè)計(jì)模為24的計(jì)數(shù)電路
    5.2.2  建立頂層clock文件與時(shí)鐘電路設(shè)計(jì)
  5.3  有限狀態(tài)機(jī)電路設(shè)計(jì)與實(shí)現(xiàn)
    5.3.1  有限狀態(tài)機(jī)的編碼規(guī)則
    5.3.2  有限狀態(tài)機(jī)的設(shè)計(jì)
    5.3.3  有限狀態(tài)機(jī)的VHDL程序設(shè)計(jì)
  5.4  半整數(shù)分頻器的設(shè)計(jì)
    5.4.1  小數(shù)分頻的基本原理
    5.4.2  電路組成
    5.4.3  半整數(shù)分頻器的設(shè)計(jì)
  5.5  UART數(shù)據(jù)接收發(fā)送電路設(shè)計(jì)與實(shí)現(xiàn)
    5.5.1  波特率的設(shè)定
    5.5.2  數(shù)據(jù)發(fā)送
    5.5.3  數(shù)據(jù)接收
    5.5.4  UART程序設(shè)計(jì)
  5.6  CPLD在人機(jī)接口中的設(shè)計(jì)與實(shí)現(xiàn)
    5.6.1  接口電路分析與設(shè)計(jì)
    5.6.2  接口電路的部分軟件設(shè)計(jì)
  5.7  存儲(chǔ)器模塊電路設(shè)計(jì)與實(shí)現(xiàn)
    5.7.1  硬件模塊電路結(jié)構(gòu)設(shè)計(jì)
    5.7.2  模塊電路軟件設(shè)計(jì)與實(shí)現(xiàn)
  5.8  運(yùn)算器模塊電路設(shè)計(jì)與實(shí)現(xiàn)
    5.8.1  硬件模塊電路結(jié)構(gòu)設(shè)計(jì)
    5.8.2  模塊電路軟件設(shè)計(jì)與實(shí)現(xiàn)
  5.9  頻率合成器模塊設(shè)計(jì)與實(shí)現(xiàn)
    5.9.1  硬件模塊電路結(jié)構(gòu)設(shè)計(jì)
    5.9.2  模塊電路軟件設(shè)計(jì)與實(shí)現(xiàn)
  習(xí)題
第6章  FPGA/CPLD器件的配置
  6.1  ByteBlaster配置
    6.1.1  原理與功能描述
    6.1.2  PS模式
    6.1.3  JTAG模式
    6.1.4  軟件編程和配置步驟
  6.2  ByteBlasterMV并口下載電纜
    6.2.1  原理與功能描述
    6.2.2  軟件編程和配置步驟
  6.3  MasterBlaster串行/USB通信電纜
    6.3.1  特點(diǎn)
    6.3.2  功能描述
    6.3.3  PS模式
    6.3.4  JTAG模式
  6.4  BitBlaster串行下載電纜
    6.4.1  特點(diǎn)
    6.4.2  功能描述
  6.5  MCU的快速配置
    6.5.1  概述
    6.5.2  硬件設(shè)計(jì)
    6.5.3  軟件設(shè)計(jì)
  習(xí)題
第7章  綜合設(shè)計(jì)與功能實(shí)現(xiàn)
  7.1  信號(hào)調(diào)制通信系統(tǒng)設(shè)計(jì)
    7.1.1  系統(tǒng)硬件電路分配與設(shè)計(jì)
    7.1.2  系統(tǒng)軟件描述與設(shè)計(jì)
    7.1.3  系統(tǒng)仿真與調(diào)試
  7.2  交通信號(hào)控制電路模塊設(shè)計(jì)
    7.2.1  硬件電路模塊結(jié)構(gòu)設(shè)計(jì)
    7.2.2  模塊電路軟件設(shè)計(jì)與實(shí)現(xiàn)
  7.3  系統(tǒng)功能下載/配置電路的焊接調(diào)試與功能實(shí)現(xiàn)
    7.3.1  系統(tǒng)功能下載/配置電路的設(shè)計(jì)任務(wù)
    7.3.2  系統(tǒng)功能下載/配置電路的焊接與調(diào)試
  習(xí)題
第8章  實(shí)際工程項(xiàng)目設(shè)計(jì)——程控交換實(shí)驗(yàn)系統(tǒng)
  8.1  總體設(shè)計(jì)
  8.2  系統(tǒng)原理及組成
    8.2.1  電路組成
    8.2.2  控制系統(tǒng)
    8.2.3  實(shí)際系統(tǒng)電路設(shè)計(jì)規(guī)劃
  8.3  硬件單元電路設(shè)計(jì)
    8.3.1  系統(tǒng)用集成電話介紹
    8.3.2  用戶接口電路設(shè)計(jì)
    8.3.3  外線及中繼接口電路
    8.3.4  振鈴插入與振鈴解脫電路
    8.3.5  PCM編譯碼電路1
    8.3.6  DTMF編譯碼電路
    8.3.7  信號(hào)音及鈴流產(chǎn)生電路
    8.3.8  可編程開(kāi)關(guān)陣列
    8.3.9  鍵盤及顯示電路
    8.3.10  控制電路
  8.4  軟件設(shè)計(jì)
    8.4.1  控制模塊一軟件設(shè)計(jì)
    8.4.2  控制模塊二軟件設(shè)計(jì)
  8.5  系統(tǒng)實(shí)現(xiàn)
    8.5.1  所需儀器儀表和軟件
    8.5.2  元件明細(xì)
    8.5.3  軟件和硬件調(diào)試
  習(xí)題
第9章  電子設(shè)計(jì)競(jìng)賽指導(dǎo)
  9.1  電子電路設(shè)計(jì)方案的選擇
    9.1.1  試題分析
    9.1.2  方案選擇
  9.2  歷屆電子設(shè)計(jì)競(jìng)賽題分析
    9.2.1  歷屆電子設(shè)計(jì)競(jìng)賽題目
    9.2.2  競(jìng)賽題目歸類
  9.3  典型競(jìng)賽題目設(shè)計(jì)
    9.3.1  模擬路燈控制系統(tǒng)(Ⅰ題，1999年競(jìng)賽試題)
    9.3.2  系統(tǒng)整體方案的論證
    9.3.3  系統(tǒng)分立模塊設(shè)計(jì)及工作原理
    9.3.4  軟件設(shè)計(jì)
    9.3.5  系統(tǒng)測(cè)試
  9.4  競(jìng)賽論文撰寫(xiě)
    9.4.1  設(shè)計(jì)報(bào)告的評(píng)分標(biāo)準(zhǔn)
    9.4.2  設(shè)計(jì)報(bào)告的格式、內(nèi)容及注意事項(xiàng)
  習(xí)題
參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    EDA技術(shù)與創(chuàng)新實(shí)踐 PDF格式下載

---